[0001] 本申请涉及存储技术领域，特别是涉及一种存储装置。

[0002] 在存储装置中包括多个存储芯片，存储芯片是采用国际标准JEDECJESD79-xx的管脚布局，所有不同位宽(x4,x8,x16)的DDR芯片的管脚布局都遵循相应的标准，同类DDR芯片管脚布局都是一样的。

[0003] 不足之处在于，使用多个DDR芯片时，经常会用到对贴的方式，而造成芯片之间的引脚与电路板过孔的连接过长，导致性能不足。实用新型内容

[0004] 本申请主要解决的技术问题是提供一种存储装置，能够提升存储装置的性能，减少存储装置的设计成本。

[0005] 本申请采用的一种技术方案是提供一种存储装置，存储装置包括：电路板；存储芯片，设置于电路板上；其中，存储芯片至少包括第一存储芯片和第二存储芯片，对称设置于电路板的顶面和底面；第一存储芯片与第二存储芯片的引脚结构不同，对贴于电路板时，第一存储芯片的引脚与第二存储芯片的对应功能的引脚相对设置。

[0006] 其中，第一存储芯片的底面设置有第一引脚区域、第二引脚区域、第三引脚区域、第四引脚区域；第二存储芯片设置有第五引脚区域、第六引脚区域、第七引脚区域、第八引脚区域；其中，第一引脚区域对应第五引脚区域，第二引脚区域对应第六引脚区域，第三引脚区域对应第七引脚区域、第四引脚区域对应第八引脚区域。

[0007] 其中，电路板包括过孔和第一连接线和第二连接线；其中，第一连接线一端连接过孔一端，第一连接线另一端连接第一存储芯片的第一引脚；过孔另一端连接第二连接线一端，第二连接线另一端连接第二存储芯片的第二引脚；其中，第一引脚所在引脚区域与第二引脚所在引脚区域相对应，第一引脚在第二存储芯片上的投影与第二引脚的距离小于预设距离。

[0008] 其中，第一引脚和第二引脚对称设置，第一引脚在第二存储芯片上的投影位置与第二引脚的位置重合。

[0009] 其中，过孔为通孔。

[0010] 其中，存储芯片为DDR内存。

[0011] 其中，存储装置为内存条。

[0012] 其中，存储装置为板载内存。

[0013] 本申请的有益效果是：区别于现有技术的情况，本申请提供的通过将对贴的存储芯片的引脚区域设置为不同布局，使对贴时两个对称设置的芯片的引脚相对应，进而使电路板的布线更加简单，过孔与引脚之间的连接线更短，从而提升整个存储装置的工作频率。并且因为电路板的布线简单，从而减少设计成本。

[0021] 下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。可以理解的是，此处所描述的具体实施例仅用于解释本申请，而非对本申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本申请相关的部分而非全部结构。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

[0022] 在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

[0023] 参阅图1，图1是本申请提供的存储装置一实施例的结构示意图。存储装置10包括电路板11和存储芯片12。存储芯片12设置于电路板11上。存储芯片12包括第一存储芯片121和第二存储芯片122。

[0024] 在一些实施例中，电路板11为双面板。双面都有覆铜有走线，并且可以通过过孔来导通两层之间的线路，使之形成所需要的网络连接。电路板11可以为软板(FPC)，硬板(PCB)，软硬结合板(FPCB)。

[0025] 第一存储芯片121和第二存储芯片122分别对称设置于电路板的顶面和底面；第一存储芯片121与第二存储芯片122的引脚结构不同，对贴于电路板时，第一存储芯片121的引脚与第二存储芯片122的对应功能的引脚相对设置。

[0026] 参阅图2，图2是本申请提供的第一存储芯片一实施例的结构示意图。

[0027] 第一存储芯片121的底面设置有第一引脚区域A、第二引脚区域B、第三引脚区域C和第四引脚区域D。第一引脚区域A、第二引脚区域B、第三引脚区域C和第四引脚区域D分别设置相应功能的引脚。

[0028] 参阅图3，图3是本申请提供的第二存储芯片一实施例的结构示意图。

[0029] 第二存储芯片122设置有第五引脚区域a、第六引脚区域b、第七引脚区域c、第八引脚区域d。第五引脚区域a、第六引脚区域b、第七引脚区域c、第八引脚区域d分别设置相应功能的引脚。

[0030] 结合图2和图3，第一引脚区域A对应第五引脚区域a，第二引脚区域B对应第六引脚区域b，第三引脚区域C对应第七引脚区域c、第四引脚区域D对应第八引脚区域d。第一存储芯片121和第二存储芯片122之间对应的引脚区域连接同一过孔，从而减少与过孔之间的连接线长度。减少信号干扰，提升芯片的工作性能。

[0031] 在贴装于电路板11时，参阅图4进行说明:

[0032] 第一存储芯片121和第二存储芯片122对贴于电路板11，第一存储芯片121的第一引脚区域A对应第二存储芯片122的第五引脚区域a，第一存储芯片121的第二引脚区域B对应第二存储芯片122的第六引脚区域b，第一存储芯片121的第三引脚区域C对应第二存储芯片122的第七引脚区域c、第一存储芯片121的第四引脚区域D对应第二存储芯片122的第八引脚区域d。电路板11包括过孔和第一连接线和第二连接线；其中，第一连接线一端连接过孔一端，第一连接线另一端连接第一存储芯片的第一引脚；过孔另一端连接第二连接线一端，第二连接线另一端连接第二存储芯片的第二引脚；其中，第一引脚所在引脚区域与第二引脚所在引脚区域相对应，第一引脚在第二存储芯片上的投影与第二引脚的距离小于预设距离。例如，参阅图5，以A0引脚为例子,电路板11的TOP面(顶面)贴着第一存储芯片121，如A0在第一存储芯片121的N3位置，BOT面(底面)贴着第二存储芯片122，第二存储芯片122的A0位置可以在第一存储芯片121的正下面对应位置的A0-0(N7)及周边的管脚A0-1(M7),A0-2(P7),A0-3(N8)。

[0033] 参阅图6，以第一存储芯片121的第三引脚区域C对应第二存储芯片122的第七引脚区域c为例进行说明：图5中的E表示引脚C1与过孔连接的放大图。图5中的e表示引脚c1与过孔连接的放大图。

[0034] 第三引脚区域C中的引脚C1与第七引脚区域c的引脚c1对应，与过孔连接。其中，引脚C1与过孔一端111a通过第一连接线F连接，引脚c1与过孔一端111b通过第二连接线f连接。控制信号、地址信号通过过孔、第一连接线F、第二连接线f输入至引脚C1和引脚c1，以使第一存储芯片121和第二存储芯片122工作。第一引脚所在引脚区域与第二引脚所在引脚区域相对应，第一引脚在第二存储芯片上的投影与第二引脚的距离小于预设距离。即第一连接线F和第二连接线f的长度相差不大。具体地，第一引脚和第二引脚对称设置，第一引脚在第二存储芯片上的投影位置与第二引脚的位置重合。

[0035] 具体地，第一连接线F和第二连接线f的长度相等。

[0036] 可以理解，第一存储芯片121和第二存储芯片122相互对应的引脚区域中的引脚，通过上述方式与过孔连接。过孔为通孔。

[0037] 在一些实施例中，存储芯片为DDR内存。存储装置为内存条。

[0038] 在一些实施例中，存储装置为板载内存。可以理解，板载内存在使用时，与电子设备其余功能模块共用同一电路板，在电路板对应于存储功能的区域，使用上述实施例的方式设置第一存储芯片和第二存储芯片以及电路板对应的布线。

[0039] 区别于现有技术的情况，本申请提供的存储装置通过将对贴的存储芯片的引脚区域设置为不同布局，使对贴时两个对称设置的芯片的引脚相对应，进而使电路板的布线更加简单，过孔与引脚之间的连接线更短，从而提升整个存储装置的工作频率。并且因为电路板的布线简单，从而减少设计成本。

[0040] 以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。