[0001] 本公开涉及用于可调整的顶部选择栅极(TSG)控制的存储设备、系统和方法，所述可调整的顶部选择栅极(TSG)控制例如用于在三维(3D)存储器件中细化调节阈值电压(Vth)并增加TSG可靠性。

[0002] 闪存(flash)是一种非易失性存储器，其使用存储在电荷存储层上的电荷来表示信息。闪存将每个位(例如，0或1)存储在存储单元中，该存储单元包括具有电荷存储层的晶体管。存储器件架构可以提供超高密度存储。

[0003] 顶部选择栅极(TSG)是一种阵列连接，其向存储阵列中的特定存储单元提供电压以选择要读取、编程或擦除哪行的位。TSG切口(例如，绝缘层)切割穿过TSG层，并且可以用于将存储页或存储指分成两个相等的存储页。TSG切口可以横向延伸跨越存储页并在相邻存储串之间延伸，有效地减少了每个存储页的面积，而不会降低存储容量。TSG切口可以在选择的存储串和未选择的存储串之间进行区分。

[0004] 当前的3D存储器件利用更长的存储串(例如，NAND串)。存储串的存储单元可以被从底部到顶部编程。然而，随着存储串的长度增加，制造过程中的变化可能导致横向TSG切口位置(例如，垂直)偏移。TSG切口位置的偏移可能导致非对称TSG切口，这可能增加泄漏电流(例如，沟道未被完全隔离)并随着时间的推移降低TSG的可靠性。

[0052] 本说明书公开了并入本发明的特征的一个或多个方面。所公开的方面仅例示本发明。本发明的范围不限于所公开的方面。本发明由所附权利要求限定。

[0053] 所描述的方面以及说明书中对“一个方面”、“一方面”、“示例方面”、“示例性方面”等的引用表明所描述的方面可以包括特定特征、结构或特性，但可能不一定每一个方面都包括该特定特征、结构或特性。此外，这些短语不一定指的是同一方面。此外，当结合一方面描述特定特征、结构或特性时，应当理解，结合无论是否明确描述的其他方面实现这样的特征、结构或特性，在本领域技术人员的知识范围内。

[0054] 为了便于描述，在本文中可以使用诸如“下面”、“下方”、“下部”、“上方”、“上”、“上部”等空间相对术语，以描述一个元件或特征相对于另一个(或多个)元件或特征的如图中所示的关系。除了在图中描述的取向之外，空间相对术语还旨在涵盖器件在使用或操作中的不同取向。设备可以以其他方式定向(旋转90度或以其他取向)，并且本文中使用的空间相对描述语可以类似地被相应地解释。

[0055] 如本文所用，术语“大约”或“基本上”或“大致”指示可以基于特定技术而变化的给定量的值。基于特定的技术，术语“大约”或“基本上”或“大致”可以指示在例如值的1‑15％(例如，值的±1％、±2％、±5％、±10％或±15％)内变化的给定量的值。

[0056] 本公开的方面可以实施成硬件、固件、软件或其任何组合。本公开的方面还可以被实施为存储在机器可读介质上的指令，其可以由一个或多个处理器读取和执行。机器可读介质可以包括用于以机器(例如，计算装置)可读的形式存储或传输信息的任何机制。例如，机器可读介质可以包括：只读存储器(ROM)；随机存取存储器(RAM)；磁盘存储介质；光学存储媒体；闪存装置；NAND闪存装置、电、光、声或其他形式的传播信号(例如，载波、红外信号、数字信号等)和其他。此外，固件、软件、例程和/或指令在本文中可以被描述为执行某些动作。然而，应当理解，这样的描述仅仅是为了方便，并且这样的动作实际上是由计算装置、处理器、控制器或执行固件、软件、例程、指令等的其他装置产生的。

[0057] 然而，在更详细地描述这样的方面之前，给出可以实施本公开的方面的示例性环境是有益的。

[0058] 示例性存储系统

[0059] 图1‑3示出了根据各种示例性方面的具有存储器控制器106和存储器件108的存储系统100。尽管存储系统100在图1‑3中被示为独立设备和/或系统，本公开的方面可以与其他设备、系统和/或方法一起使用，例如但不限于存储设备102、存储器控制器106、存储器件400、存储器件500、存储器件600、存储器件500’、存储器件600’、选择块编程过程1000、选择块编程过程1000’、取消选择块编程过程1200和/或取消选择块编程过程1200’。

[0060] 如图1所示，存储系统100可以包括但不限于无线通信装置、智能手机、笔记本电脑、台式机、平板电脑、个人助理装置、监视器、电视、可穿戴装置、物联网(IoT)装置、车辆通信装置以及类似。存储系统100可以包括存储设备102和主机104。在一些方面，存储设备102也可以称为固态驱动器(SSD)，其可以包括一个或多个存储器件108和存储器控制器106。一个或多个存储器件108可以通过存储器控制器106与主机104通信，其中存储器控制器106可以经由存储器沟道110连接到存储器件108。在一些方面，存储设备102可以具有多于一个存储器件108，而每个存储器件108可以由存储器控制器106管理。在一些方面，存储器控制器106可以包括一个或多个处理器。

[0061] 主机104发送要存储在存储设备102处的数据或通过读取存储设备102而取回数据。存储器控制器106可以处理从主机104接收到的I/O请求，确保数据完整性和有效存储，并管理存储器件108。存储器沟道110可以经由数据总线在存储器控制器106和一个或多个存储器件108之间提供数据和控制通信。

[0062] 存储器件108(例如，“闪存”、“NAND闪存”、“NAND”)可以是存储器芯片(封装)、存储器管芯或存储器管芯的任何部分，并且可以包括一个或多个存储面，每个存储面可以包括多个存储块。相同且并发的操作可以在每个存储面上发生。尺寸可以为兆字节(MB)的存储块是执行擦除操作的最小尺寸。在一些方面，存储器件108可以包括四个存储面，并且每个存储面可以包括六个存储块。每个存储块可以包括多个存储单元，其中每个存储单元可以通过诸如位线(BL)和字线(WL)的互连来寻址。位线(BL)和字线(WL)可以垂直地(例如，分别按行和列)布设，以形成金属线阵列。在本公开中，存储块也被称为“存储阵列”或“阵列”。存储阵列是存储器件中的核心区域，其执行存储功能。

[0063] 图2示出了根据示例性方面的存储器件200的示意性框图。在一些方面，存储器件200可以是图1所示的存储器件108的示例。如图2所示，存储器件200可以包括数字、模拟和/或混合信号电路以支持存储阵列210的功能，例如，行解码器212、页缓冲器214和列解码器
216。存储器件200还可以包括I/O电路202、控制逻辑单元204、寄存器206和电压发生器208。
控制逻辑单元204可以被配置为控制存储器件200的其他部件。例如，控制逻辑单元204可以控制电压发生器208，电压发生器208产生要施加到存储阵列210的存储单元的电压。寄存器
206可以耦合到控制逻辑单元204并且包括注册信息，例如地址信息。在一些方面，存储器件
200可以经由I/O电路202与控制器(例如图1所示的存储器控制器106)通信。例如，存储器件
200可以经由I/O电路202从控制器接收命令和/或将从存储阵列210取回的数据传输到控制器。

[0064] 应注意，图1的存储设备102和图2的存储器件200中的电子部件的布局是作为示例而示出的。存储设备102和存储器件200可以具有其他布局并且可以包括额外的部件。

[0065] 图3示出了根据示例性方面的存储器件的示意性电路图300。示例的示意性电路图300包括存储单元阵列304和外围电路302。在一些方面，示例的示意性电路图300可以包括多个存储串310，每个存储串310具有多个存储单元308。存储串310还在每一端包括至少一个晶体管(例如，MOSFET)，其分别由底部选择栅极(BSG)312和顶部选择栅极(TSG)314控制。
存储单元308可以由控制栅极控制，其中控制栅极可以连接到示例的示意性电路图300的字线(WL)320。TSG 314的漏极端子可以连接到位线(BL)318，并且BSG 312的源极端子可以连接到阵列公共源极(ACS)316。ACS316可以被整个存储块中的存储串310共享，并且也被称为公共源极线。

[0066] 在一些方面，示例的示意性电路图300可以是基于电荷俘获技术形成的。在一些方面，示例的示意性电路图300可以基于浮栅技术形成。基于电荷俘获的NAND闪存可以提供高存储密度和高固有可靠性。存储数据或逻辑单元状态(例如，存储单元308的阈值电压Vth)取决于存储层中俘获的电荷的量。在一些方面，存储阵列210可以是三维(3D)存储器件，并且示例的示意性电路图300可以是3D存储阵列，其中存储单元308可以垂直堆叠在彼此之上。

[0067] 在NAND闪存中，可以在存储页322中执行读取和写入操作，存储页322包括共享同一字线(WL)的所有存储单元308。在NAND存储器中，存储单元308可以处于擦除状态(ER)或编程状态(PN)。最初，通过在存储单元的控制栅极和源极端子(例如，阵列公共源极316)之间实施负电压差，使得可以去除存储单元308的存储层中的所有俘获的电子电荷，从而使示例的示意性电路图300中的所有存储单元308可以被重置为逻辑“1”的擦除状态。例如，可以通过将存储单元308的控制栅极设置为接地并且将高正电压施加到阵列公共源极316来引起负电压差。在擦除状态(ER)，存储单元308的阈值电压Vth可以被重置为最低值，并且可以在位线(BL)318处被测量或感测。

[0068] 在编程(即，写入)期间，可以在控制栅极上施加编程电压Vpgm(例如，10V和20V之间的正电压脉冲)，使得电子电荷(例如，电子)可以注入到存储单元308的存储层，从而增加存储单元308的阈值电压Vth。因此，存储单元308被编程到编程状态(例如，P1)。

[0069] NAND闪存可以被配置为以单级单元(SLC)模式操作。为了增加存储容量，NAND闪存还可以被配置为以多级单元(MLC)模式、三级单元(TLC)模式、四级单元(QLC)模式或这些模式中的任何模式的组合操作。在SLC模式下，存储单元存储“1”位并具有两种逻辑状态(“状态”)，即状态ER和P1。在MLC模式下，一个存储单元存储2位并具有四种状态，即状态ER、P1、P2和P3。在TLC模式下，存储单元存储3位并具有八种状态，即状态ER和P1‑P7。在QLC模式下，存储单元存储4位并具有16种状态，即状态ER和P1‑P15。

[0070] 存储器控制器106可以被配置为控制存储器件108(例如，对存储器件108进行编程)。存储器控制器106可以进一步被配置为生成用于二进制数据的对应编程状态(例如P0‑P7)的阈值电压(Vth)值。

[0071] 在一些方面，存储器控制器106可以存储程序代码或其他信息。例如，存储器控制器106可以存储程序代码(例如，阈值电压(Vth)分布、电压分布、电压值、编程值、验证值等)。在一些方面，存储器控制器106可以实施操作方法。举例来说，存储器控制器106可以实施操作方法(例如，选择块编程过程1000’、取消选择块编程过程1200’等)。在一些方面，存储器控制器106可以从主机接收数据。例如，存储器控制器106可以从主机104接收数据。

[0072] 具有TSG切口的示例性存储器件

[0073] 图4A‑6B示出了根据各种示例性方面的存储器件400、500、600。图4A和图4B是根据示例性方面的具有虚设TSG切口442的存储器件400的示意性图示。图5A和图5B是根据示例性方面的具有对称TSG切口542a和非对称TSG切口542b的存储器件500的示意性图示。图6A和图6B是根据示例性方面的具有倾斜的TSG切口642的存储器件600的示意性图示。

[0074] 尽管存储器件400、500、600在图4A‑6B中被示为独立的设备、系统和/或方法，这些公开内容的各方面可以与其他设备、系统和/或方法一起使用，例如但不限于存储设备102、存储器控制器106、存储系统100、存储器件500’、TSG电压分布800、存储器件600’、选择块编程过程1000、选择块编程过程1000’、取消选择块编程过程1200和/或取消选择块编程过程1200’。

[0075] 如图4A和图4B所示，存储器件400可以包括位线(BL)410、存储串420、虚设沟道420a、阵列公共源极(ACS)430、顶部选择栅极(TSG)440、虚设TSG切口442、存储页450a‑450d和字线(WL)460。存储器件400可以被配置为利用沿着虚设沟道420a延伸的虚设TSG切口442来在选择的存储串(例如，存储页450a中的存储串420)和未选择的存储串(例如，存储页
450b‑450d中的存储串420)之间进行区分。例如，如图4A所示，虚设TSG切口442沿着三个虚设沟道420a延伸，将存储页450a与存储页450b分开，并且虚设TSG切口442沿着三个虚设沟道420a延伸，将存储页450c与存储页450d分开。

[0076] 位线(BL)410可以被配置为寻址存储器件400的特定存储串420。位线(BL)410可以连接到两个或更多个串联连接的存储单元(例如，存储串420)。施加到位线(BL)410的不同电压组合可以定义存储串420中的读取、编程(写入)和擦除操作。如图4A所示，位线(BL)810可以包括多条位线410a、410b，每条位线均沿Y方向(例如，在平面图中)延伸并连接到存储页450a‑450d中的对应存储串420。

[0077] 存储串420可以被配置为存储电荷。在一些方面，存储串420可以包括两个或更多个串联连接的存储单元(例如，图3中所示的存储串310的存储单元308)。在一些方面，存储串420可以包括NAND串(例如，图3所示的存储串310)。如图4A和图4B所示，存储串420可以包括主体422、沟道424、第一绝缘层426、电荷俘获层428和/或第二绝缘层429。在一些方面，如图4A所示，每个存储页450a‑450d可以包括沿X方向和Y方向(例如，在平面图中)布置成阵列的多个存储串420。

[0078] 虚设沟道420a可以被配置为给虚设TSG切口442提供非存储的存储串(沟道孔)。在一些方面，如图4A所示，多个虚设沟道420a可以沿X方向(例如，在平面图中)横向延伸。在一些方面，虚设沟道420a可以设置在位于不同存储页中的存储串420之间(例如，在存储页450a、450b之间)。

[0079] ACS 430可以被配置为寻址存储器件400的特定存储串420。ACS 430可以连接到两个或更多个串联连接的存储单元(例如，存储串420)。施加到ACS 430的不同电压组合可以定义存储串420中的读取、编程(写入)和擦除操作。在一些方面，ACS 430可以接触存储串420的下部部分并沿X方向和Y方向延伸。

[0080] TSG 440可以被配置为向特定存储串420提供电压以选择要读取、编程或擦除哪一行的位(例如，存储页450a)。如图4A和图4B所示，TSG 440可以接触存储串420的上部部分并且沿着X方向和Y方向延伸。在一些方面，如图4A所示，TSG 440可以被虚设TSG切口442划分(例如，切割穿过)。

[0081] 虚设TSG切口442可以被配置为划分并分离存储页450a‑450d。如图4A所示，虚设TSG切口442可以沿X方向(例如，在平面图中)在虚设沟道420a之上延伸。存储页450a‑450d可以被配置为在选择的存储串(例如，存储页450a)和未选择的存储串(例如，存储页450b‑450d)之间进行区分(例如，选择)。

[0082] 字线(WL)460可以被配置为向存储串420的特定存储单元提供电压以选择要读取、编程或擦除哪一行的位。施加到字线(WL)460的不同电压组合可以定义存储串420的存储单元中的读取、编程(写入)和擦除操作。如图4B所示，字线(WL)460可以沿Z方向(例如，在截面图中)布置。如图4B所示，字线(WL)460可以连接到耦合到存储串420的多个对应字线触点460a‑460h。

[0083] 图4A和图4B中所示的存储器件400的各方面以及图5A和图5B中所示的存储器件500的各方面可以相似。可以使用相似的附图标记来指示图4A和图4B中所示的存储器件400的各方面的特征以及图5A和图5B中所示的存储器件500的各方面的相似特征。在一些方面，如图5A和图5B所示，存储器件500可以包括对称TSG切口542a和/或非对称TSG切口542b并且省略任何虚设沟道，而不是沿着图4A所示的存储器件400的虚设沟道420a的虚设TSG切口
442。

[0084] 如图5A和图5B所示，存储器件500可以包括位线(BL)510、存储串520、ACS 530、TSG540、对称TSG切口542a、非对称TSG切口542b、存储页550a‑550d和字线(WL)560。存储器件500可以被配置为利用对称TSG切口542a和/或非对称TSG切口542b来在选择的存储串(例如，存储页550a中的存储串520)与未选择的存储串(例如，存储页550b‑550d中的存储串520)之间进行区分。例如，如图5A所示，对称TSG切口542a沿X方向(例如，在平面图中)沿着五个存储串520的部分均匀地延伸，将存储页550a与存储页550b分开。例如，如图5A所示，非对称TSG切口542b沿X方向(例如，在平面图中)沿五个存储串520的部分不均匀地延伸，将存储页550c与存储页550d分开。

[0085] 位线(BL)510可以被配置为寻址存储器件500的特定存储串520。位线(BL)510可以连接到两个或更多个串联连接的存储单元(例如，存储串520)。施加到位线(BL)510的不同电压组合可以定义存储串520中的读取、编程(写入)和擦除操作。如图5A所示，位线(BL)510可以包括多条位线510a、510b，每条位线沿Y方向(例如，在平面图中)延伸并且连接到存储页550a‑550d中的对应存储串520。

[0086] 存储串520可以被配置为存储电荷。在一些方面，存储串520可以包括两个或更多的串联连接的存储单元(例如，图3中所示的存储串310的存储单元308)。在一些方面，存储串520可以包括NAND串(例如，图3所示的存储串310)。存储串520可以类似于图4A和图4B中所示的存储串420。在一些方面，如图5A所示，每个存储页550a‑550d可以包括沿X方向和Y方向(例如，在平面图中)布置成阵列的多个存储串520。

[0087] ACS 530可以被配置为寻址存储器件500的特定存储串520。ACS 530可以连接到两个或更多个串联连接的存储单元(例如，存储串520)。施加到ACS 530的不同电压组合可以定义存储串520中的读取、编程(写入)和擦除操作。在一些方面，ACS 530可以接触存储串520的下部部分并沿X方向和Y方向延伸。

[0088] TSG 540可以被配置为向特定存储串520提供电压以选择要读取、编程或擦除哪一行的位(例如，存储页550a)。如图5A和图5B所示，TSG 540可以接触存储串520的上部部分并且沿着X方向和Y方向延伸。在一些方面，如图5A所示，TSG 540可以被对称TSG切口542a和/或非对称TSG切口542b分开(例如，切割穿过)。

[0089] 对称TSG切口542a可以被配置为将存储页550a‑550d彼此均匀地划分并分离。如图5A所示，对称TSG切口542a可以沿X方向(例如，在平面图中)在五个存储串520的一部分(例如，在存储页550a、550b之间)之上延伸。存储页550a‑550d可以被配置为在选择的存储串(例如，存储页550a)和未选择的存储串(例如，存储页550b‑550d)之间进行区分(例如，选择)。

[0090] 非对称TSG切口542b可以被配置为将存储页550a‑550d彼此不均匀地划分并分离。非对称TSG切口542b可能是由制造过程中的导致例如沿Y方向(例如，在平面图中)的TSG切口偏移的变化所引起的。TSG切口偏移形成非对称TSG切口542b，并且沟道(例如，图4A和图
4B所示的存储串420的沟道424)未被完全隔离(切断)。非对称TSG切口542b可能导致一个或多个存储串520中出现漏电流，并降低存储器件500中的TSG可靠性。如图5A所示，对称TSG切口542a可以沿X方向(例如，在平面图中)在五个存储串520的一部分(例如，在存储页550c、
550d之间)之上延伸。

[0091] 字线(WL)560可以被配置为向存储串520的特定存储单元提供电压以选择要读取、编程或擦除的哪一行的位。施加到字线(WL)560的不同电压组合可以定义存储串520的存储单元中的读取、编程(写入)和擦除操作。如图5B所示，字线(WL)560可以沿Z方向(例如，在截面图中)布置。如图5B所示，字线(WL)560可以连接到耦合到存储串520的多个对应字线触点560a‑560h。

[0092] 图5A和图5B中所示的存储器件500的各方面以及图6A和图6B中所示的存储器件600的各方面可以相似。使用相似的附图标记来指示图5A和图5B中所示的存储器件500的各方面的特征以及图6A和图6B中所示的存储器件600的各方面的相似特征。在一些方面，如图
6A和图6B所示，存储器件600可以包括倾斜的TSG切口642和具有延伸的存储串621的存储串
620，而不是图5A中所示的存储器件500的对称TSG切口542a和/或非对称TSG切口542b。

[0093] 如图6A和图6B所示，存储器件600可以包括位线(BL)610、具有延伸的存储串621和嵌入式存储串623的存储串620、ACS 630、TSG 640、倾斜的TSG切口642、存储页650a‑650d和字线(WL)660。存储器件600可以被配置为利用倾斜的TSG切口642和延伸的存储串621来在选择的存储串(例如，存储页650a中的存储串620)和未选择的存储串(例如，存储页650b‑650d中的存储串620)之间进行区分。例如，如图6A所示，倾斜的TSG切口642(例如，之字形)沿着X方向(例如在平面图中)在五个存储串620的延伸的存储串621之间延伸，将存储页
650a‑650d彼此分开。

[0094] 位线(BL)610可以被配置为寻址存储器件600的特定存储串620。位线(BL)610可以连接到两个或更多个串联连接的存储单元(例如，存储串620)。施加到位线(BL)610的不同电压组合可以定义存储串620中的读取、编程(写入)和擦除操作。如图6A所示，位线(BL)610可以包括多条位线610a、610b，每条位线610a、610b均沿Y方向(例如，在平面图中)延伸并连接到存储页650a‑650d中的对应存储串620。

[0095] 存储串620可以被配置为存储电荷。在一些方面，存储串620可以包括两个或更多个串联连接的存储单元(例如，图3中所示的存储串310的存储单元308)。在一些方面，存储串620可以包括NAND串(例如，图3所示的存储串310)。存储串620可以类似于图5A和图5B中所示的存储串520。如图6A和图6B所示，存储串620可以包括延伸的存储串621、延伸的主体612、延伸的沟道614、延伸的绝缘层616、嵌入式存储串623、主体622、沟道624、第一绝缘层
626、电荷俘获层628和/或第二绝缘层629。在一些方面，嵌入式存储串623可以类似于图5A和图5B中所示的存储串520。在一些方面，如图6A所示，每个存储页650a‑650d可以包括沿X方向和Y方向(例如，在平面图中)布置成阵列的多个存储串620。

[0096] 如图6A和图6B所示，存储串620可以包括延伸的存储串621和嵌入式存储串623。在一些方面，如图6B所示，延伸的存储串621可以设置在嵌入式存储串623顶上。在一些方面，如图6A和图6B所示，延伸的存储串621可以具有比嵌入式存储串623小的临界尺寸(例如，直径)。在一些方面，延伸的存储串621可以延伸穿过TSG 640。

[0097] 在一些方面，嵌入式存储串623可以类似于图4A和图4B所示的存储串420。在一些方面，嵌入式存储串623可以包括主体622、沟道624、第一绝缘层626、电荷俘获层628和/或第二绝缘层629。在一些方面，如图6B所示，嵌入式存储串623可以设置在TSG 640下方并与TSG 640隔离。在一些方面，如图6B所示，嵌入式存储串623可以接触字线(WL)660。

[0098] 在一些方面，延伸的存储串621可以包括与嵌入式存储串623相同的材料(例如，类似于图4A和图4B中所示的存储串420)。在一些方面，延伸的存储串621可以省略嵌入式存储串623的一种或多种材料。例如，延伸的存储串621可以省略嵌入式存储串623的第一绝缘层626和/或电荷俘获层628，例如，以提高制造效率并增加存储密度。在一些方面，如图6B所示，延伸的存储串621可以包括延伸的主体612、延伸的沟道614和延伸的绝缘层616。在一些方面，延伸的存储串621可以包括嵌入式存储串623的主体622、沟道624和/或第二绝缘层
629。

[0099] ACS 630可以被配置为寻址存储器件600的特定存储串620。ACS 630可以连接到两个或更多个串联连接的存储单元(例如，存储串620)。施加到ACS 630的不同电压组合可以定义存储串620中的读取、编程(写入)和擦除操作。在一些方面，ACS 630可以接触存储串620的下部部分并沿着X方向和Y方向延伸。

[0100] TSG 640可以被配置为向特定存储串620提供电压以选择要读取、编程或擦除哪一行的位(例如，存储页650a)。如图6A和图6B所示，TSG 640可以接触存储串620的延伸的存储串621并且沿着X方向和Y方向延伸。在一些方面，如图6A所示，TSG 640可以被倾斜的TSG切口642(例如之字形)划分(例如切割穿过)。

[0101] 倾斜的TSG切口642可以被配置为将存储页650a‑650d彼此划分并分离。如图6A所示，倾斜的TSG切口642可以沿X方向(例如，在平面图中)在五个存储串620的延伸的存储串621之间(例如，在存储页650a、650b之间)延伸。在一些方面，如图6A所示，倾斜的TSG切口
642可以包括之字形，例如，在相邻存储串620之间沿X方向(例如，在平面图中)的之字形。存储页650a‑650d可以被配置为在选择的存储串(例如，存储页650a)和未选择的存储串(例如，存储页650b‑650d)之间进行区分(例如，选择)。

[0102] 字线(WL)660可以被配置为向存储串620的特定存储单元提供电压以选择要读取、编程或擦除哪一行的位。施加到字线(WL)660的不同电压组合可以定义存储串620的存储单元中的读取、编程(写入)和擦除操作。如图6B所示，字线(WL)660可以沿Z方向(例如，在截面图中)布置。在一些方面，字线(WL)660可以接触存储串620的嵌入式存储串623。如图6B所示，字线(WL)660可以连接到耦合到存储串620的多个对应的字线触点660a‑660h。

[0103] 具有适应性TSG控制的示例性存储器件

[0104] 如上所述，随着存储串的长度增加，制造过程中的变化可能导致横向TSG切口位置偏移(例如，图5A所示的非对称TSG切口542b)。TSG切口位置的偏移可能产生非对称TSG切口(例如，图5A中所示的非对称TSG切口542b)，这可能随着时间的推移而增大泄漏电流(例如，沟道未被完全隔离)并降低TSG的可靠性。此外，随着存储串的临界尺寸(例如，直径)减小(例如，图6A和图6B中所示的延伸的存储串621)，需要适应性TSG控制(例如，对阈值电压(Vth)进行细化调节)以维持TSG可靠性。

[0105] 如下所讨论的存储设备、系统和方法的各方面可以提供可调整的顶部选择栅极(TSG)控制以本质上增大粗化阈值电压(Vth_coarse)、减少泄漏电流、动态地调整并细化调节阈值电压(Vth)、增加TSG可靠性、减小临界尺寸、并提高制造效率。

[0106] 图7‑9示出了根据各种示例性方面的存储器件500’、600’。图7是根据示例性方面的具有非对称TSG切口542的存储器件500’的示意性图示。图8是根据示例性方面的图7所示的存储器件500’的TSG电压分布800的示意性图示。图9是根据示例性方面的具有倾斜的TSG切口642的存储器件600’的示意性图示。

[0107] 管存储器件500’、600’在图7‑9中被示为独立的设备、系统和/或方法，这些公开内容的各方面可以与其他设备、系统和/或方法一起使用，例如但不限于存储设备102、存储器控制器106、存储系统100、存储器件400、存储器件500、存储器件600、选择块编程过程1000、选择块编程过程1000’、取消选择块编程过程1200和/或取消选择块编程过程1200’。

[0108] 图5A和图5B中所示的存储器件500的各方面以及图7中所示的存储器件500’的各方面可以相似。使用相似的附图标记来指示图5A和图5B中所示的存储器件500的各方面的特征以及图7中所示的存储器件500’的各方面的相似特征。在一些方面，如图7所示，存储器件500’可以包括粗化TSG 540、缓冲TSG 544和细化TSG 546，而不是图5A和图5B中所示的存储器件500的TSG540。

[0109] 如图7所示，存储器件500’可以包括位线(BL)510a、510b、存储串520a、520b、ACS 530、底部选择栅极(BSG)532、粗化TSG 540、非对称TSG切口542、缓冲TSG 544、细化TSG 546和字线(WL)560。存储器件500’可以被配置为本质上增大粗化阈值电压(Vth_coarse)(例如，图
8中所示的粗化阈值电压(Vth_coarse)841)并通过掺杂(例如，沟道掺杂580)来减少存储串
520a、520b中的泄漏电流。存储器件500’可以进一步被配置为利用粗化TSG 540、缓冲TSG 
544和细化TSG546来提供可调整TSG控制以动态地调整并细化调节存储串520a、520b的阈值电压(Vth)并且增加TSG可靠性。

[0110] 位线(BL)510a、510b可以被配置为分别寻址存储器件500’的存储串520a、520b。每条位线(BL)510a、510b可以连接到两个或更多个串联连接的存储单元(例如，在对应的存储串520a、520b中)。施加到位线(BL)510a、510b的不同电压组合可以分别定义存储串520a、520b中的读取、编程(写入)和擦除操作。如图7所示，位线(BL)510a、510b可以分别连接到存储串520a、520b的上部部分，例如沟道524a、524b(例如，类似于图5A和图5B中所示的沟道
524)。在一些方面，位线(BL)510a、510b可以均沿Y方向延伸。

[0111] 存储串520a、520b可以均被配置为存储电荷。在一些方面，存储串520a、520b可以均包括两个或更多个串联连接的存储单元(例如，图3中所示的存储串310的存储单元308)。在一些方面，存储串520a、520b可以均包括NAND串(例如，图3中所示的存储串310)。存储串
520a、520b可以均类似于图5A和图5B中所示的存储串520。如图7所示，存储串520a、520b可以分别包括主体522a、522b、沟道524a、524b、第一绝缘层526a、526b、电荷俘获层528a、528b和/或第二绝缘层529a、529b。

[0112] 在一些方面，存储串520a、520a的一部分可以均被掺杂。例如，如图7所示，存储串520a、520b的上部沟道区域(例如，相邻的粗化TSG 540)可以均包括沟道掺杂580。在一些方面，沟道掺杂580可以包括沟道524a、524b的p型掺杂。在一些方面，沟道掺杂580可以沿着沟道524a、524b、与粗化TSG 540(例如，第一和第二粗化TSG触点540a、540b)相邻地延伸。在一些方面，沟道掺杂580可以被配置为本质上调整(例如，增大)粗化阈值电压(Vth_coarse)(例如，图8中所示的粗化阈值电压(Vth_coarse)841)。在一些方面，例如，沟道掺杂580可以在从大约2V到大约5V的范围内调整粗化阈值电压(Vth_coarse)。在一些方面，例如，沟道掺杂580可以在从大约0V到大约10V的范围内调整粗化阈值电压(Vth_coarse)。在一些方面，沟道掺杂580可以被配置为减少存储串520a、520b中的泄漏电流。例如，由于沟道掺杂580，可以减小位线(BL)510a、510b和粗化TSG540之间的泄漏电流。

[0113] ACS 530可以被配置为寻址存储器件500’的存储串520a、520b。ACS 530可以包括连接到两个或更多个串联连接的存储单元(例如，存储串520a、520b)的ACS触点530a。施加到ACS 530的不同电压组合可以定义存储串520a、520b中的读取、编程(写入)和擦除操作。在一些方面，如图7所示，ACS触点530a可以接触存储串520a、520b的下部部分并且沿着X方向和Y方向延伸。

[0114] BSG 532可以被配置为寻址存储器件500’的存储串520a、520b。BSG 532可以包括连接到两个或更多个串联连接的存储单元(例如，存储串520a、520b)的BSG触点532a。在一些方面，如图7所示，BSG触点532a可以接触存储串520a、520b的下部部分并且沿着X方向和Y方向延伸。

[0115] 粗化TSG 540可以被配置为向存储串520a、520b提供粗化电压(例如，阈值电压(Vth))以选择要读取、编程或擦除哪一行的位。粗化TSG 540可以被配置为寻址存储串520a、520b。粗化TSG540可以进一步被配置为提供粗化阈值电压(Vth_coarse)(例如，图8中所示的粗化TSG电压841)以用于对存储串520a、520b进行编程。在一些方面，粗化阈值电压(Vth_coarse)(例如，图8中所示的粗化TSG电压841)可以包括从大约2V到大约5V的范围。在一些方面，粗化阈值电压(Vth_coarse)(例如，图8中所示的粗化TSG电压841)可以包括从大约0V到大约10V的范围。粗化TSG 540可以进一步被配置为提供对存储串520a、520b的阈值电压(Vth)的动态调整和细化调节，并增加TSG可靠性。

[0116] 如图7所示，粗化TSG 540可以接触存储串520a、520b的上部部分并且沿着X方向和Y方向延伸。在一些方面，粗化TSG 540可以包括到存储串520a、520b的多个触点。例如，如图7所示，粗化TSG 540可以包括第一和第二粗化TSG触点540a、540b。在一些方面，如图7所示，粗化TSG 540可以被非对称TSG切口542划分(例如，切割穿过)。

[0117] 非对称TSG切口542可以被配置为将存储页(例如，图5A和图5B中所示的存储页550a‑550d)彼此不均匀地划分并分离。非对称TSG切口542可能是由制造过程中的导致例如沿Y方向的TSG切口偏移的变化所引起的。TSG切口偏移形成非对称TSG切口542，其中沟道(例如，图7中所示的存储串520b的沟道524b)未被完全隔离(切断)。由非对称TSG切口542引起的任何泄漏电流可以由于上部沟道区域(例如，相邻的粗化TSG 540)中的沟道524a、524b中的沟道掺杂580而减少。在一些方面，非对称TSG切口542可以延伸到存储串520a、520b中的一者而非另一者的沟道中。例如，如图7所示，非对称TSG切口542延伸到存储串520a的沟道524a中但不延伸到存储串520b的沟道524b中。

[0118] 在一些方面，非对称TSG切口542可以是对称TSG切口(例如，类似于图5A中所示的对称TSG切口542a)，其被配置为将存储页(例如，图5A中所示的存储页550a‑550d)彼此均匀地划分并分离。例如，非对称TSG切口542可以分别延伸到存储串520a、520b的两个沟道524a、524b中。

[0119] 缓冲TSG 544可以被配置为向存储串520a、520b提供缓冲电压(例如，阈值电压(Vth))以选择要读取、编程或擦除哪行的位。缓冲TSG 544可以被配置为寻址存储串520a、520b。缓冲TSG544可以进一步被配置为提供缓冲阈值电压(Vth_buffer)(例如，图8中所示的缓冲TSG电压845)以用于对存储串520a、520b进行编程。缓冲TSG 544可以进一步被配置为在粗化TSG 540和细化TSG546之间提供缓冲或隔离。在一些方面，缓冲阈值电压(Vth_buffer)(例如，图8中所示的缓冲TSG电压845)可以包括从大约0V到大约2V范围。在一些方面，缓冲阈值电压(Vth_buffer)(例如，图8中所示的缓冲TSG电压845)可以包括从大约0V到大约5V的范围。
缓冲TSG 544可以进一步被配置为提供对存储串520a、520b的阈值电压(Vth)的动态调整和细化调节，并增加TSG可靠性。

[0120] 如图7所示，缓冲TSG 544可以接触存储串520a、520b的上部部分并且沿着X方向和Y方向延伸。在一些方面，如图7所示，缓冲TSG 544可以设置在粗化TSG 540下方。在一些方面，缓冲TSG 544可以包括到存储串520a、520b的多个触点。例如，如图7所示，缓冲TSG 544可以包括第一和第二缓冲TSG触点544a、544b。

[0121] 细化TSG 546可以被配置为向存储串520a、520b提供细化电压(例如，阈值电压(Vth))以选择要读取、编程或擦除哪行的位。细化TSG 546可以被配置为寻址存储串520a、520b。细化TSG546可以进一步被配置为提供细化阈值电压(Vth_fine)(例如，图8中所示的细化TSG电压847)以用于对存储串520a、520b进行编程。细化TSG 546可以进一步被配置为提供对粗化TSG 540的粗化电压的细化调整。在一些方面，细化阈值电压(Vth_fine)(例如，图8中所示的细化TSG电压847)可以包括从大约2V至大约2.2V的范围。在一些方面，细化阈值电压(Vth_fine)(例如，图8中所示的细化TSG电压847)可以包括从大约1V至大约3V的范围。细化TSG 546可以进一步被配置为提供对存储串520a、520b的阈值电压(Vth)的动态调整和细化调节并增加TSG可靠性。

[0122] 如图7所示，细化TSG 546可以接触存储串520a、520b的上部部分并且沿X方向和Y方向延伸。在一些方面，如图7所示，细化TSG 546可以设置在缓冲TSG 544下方。在一些方面，如图7所示，缓冲TSG 544可以布置在细化TSG 546顶上，并且粗化TSG 540可以布置在缓冲TSG 544顶上。在一些方面，细化TSG 546可以包括到存储串520a、520b的多个触点。例如，如图7所示，细化TSG 546可以包括第一和第二细化TSG触点546a、546b。

[0123] 字线(WL)560可以被配置为向存储串520a、520b中的每个存储串的特定存储单元提供电压以选择要读取、编程或擦除哪行的位。施加到字线(WL)560的不同电压组合可以分别定义存储串520a、520b的存储单元中的读取、编程(写入)和擦除操作。如图7所示，字线(WL)560可以沿Z方向(例如，在截面图中)布置。在一些方面，字线(WL)560可以包括到存储串520a、520b的多个触点。例如，如图7所示，字线(WL)560可以包括第一、第二、第三和第四字线(WL)触点560a、560b、560c、560d。

[0124] 在一些方面，粗化TSG 540、缓冲TSG 544和细化TSG 546被配置为在编程阶段期间动态调整存储串520a、520b的阈值电压(Vth)。

[0125] 在一些方面，在选择块编程阶段期间，粗化TSG 540具有高电平电压，缓冲TSG 544具有高电平电压，并且细化TSG 546具有高电平电压。例如，如图11所示，对于选择块编程阶段(例如，选择块编程过程1000’)，选择的粗化TSG 1040’具有高电平电压(例如，预充电Vpass电压)，缓冲TSG 1044具有高电平电压(例如，VCC)，并且细化TSG 1046具有高电平电压(例如，VCC)。

[0126] 在一些方面，在取消选择块编程阶段期间，粗化TSG 540具有高电平电压，缓冲TSG 544具有高电平电压，并且细化TSG 546具有低电平电压。例如，如图13所示，对于取消选择块编程阶段(例如，取消选择块编程过程1200’)，粗化TSG 1240’具有高电平电压(例如，VCC)，缓冲TSG1244具有高电平电压(例如，VCC)，并且细化TSG 1246具有低电平电压(例如，Vss)。例如，如图13所示，对于取消选择块编程阶段(例如，取消选择块编程过程1200’)，粗化TSG 1240’具有高电平电压(例如，浮置电压)，缓冲TSG 1244具有高电平电压(例如，浮置电压)，并且精细TSG1246具有低电平电压(例如，Vss)。

[0127] 在一些方面，存储器控制器106(图1中所示)可以耦合到存储器件500’，并且被配置为将不同的电压组合施加到存储器件500’。例如，存储器控制器106可以耦合到存储器件500’的位线(BL)510a、510b、ACS 530、BSG 532、粗化TSG 540、缓冲TSG 544、细化TSG 546和/或字线(WL)560，并且被配置为向位线(BL)510a、510b、ACS 530、BSG 532、粗化TSG 540、缓冲TSG 544、细化TSG 546和/或字线(WL)560提供不同的电压组合。

[0128] 如图8所示，TSG电压分布800可以包括计数802、阈值电压(Vth)804、粗化TSG电压分布840、缓冲TSG电压分布844和细化TSG电压分布846。粗化TSG电压分布840包括对应于存储器件500’的粗化TSG 540的施加的阈值电压(Vth_coarse)的粗化TSG电压841。缓冲TSG电压分布844包括对应于存储器件500’的缓冲TSG 544的施加的阈值电压(Vth_buffer)的缓冲TSG电压845。细化TSG电压分布846包括对应于存储器件500’的细化TSG 546的施加的阈值电压(Vth_fine)的细化TSG电压847。

[0129] 在一些方面，粗化的TSG电压841可以包括从大约0.5V到大约10V的范围。例如，粗化的TSG电压841可以包括从大约2V到大约5V的范围。在一些方面，缓冲TSG电压845可以包括从大约0V到大约5V的范围。例如，缓冲TSG电压845可以包括从大约0V到大约2V的范围。在一些方面，细化TSG电压847可以包括从大约1V到大约3V的范围。例如，细化TSG电压847可以包括从大约2V到大约2.2V的范围。

[0130] 图6A和图6B中所示的存储器件600的各方面以及图9中所示的存储器件600’的各方面可以相似。使用相似的附图标记来指示图6A和图6B中所示的存储器件600的各方面的特征以及图9中所示的存储器件600’的各方面的相似特征。在一些方面，如图9所示，存储器件600’可以包括粗化TSG 640、缓冲TSG 644和细化TSG 646，而不是图6A和6B中所示的存储器件600的TSG640。

[0131] 如图9所示，存储器件600’可以包括位线(BL)610a、610b、存储串620a、620b、ACS 630、底部选择栅极(BSG)632、粗化TSG 640、倾斜的TSG切口642、缓冲TSG 644、细化TSG 646和字线(WL)660。存储器件600’可以被配置为通过掺杂(例如，沟道掺杂680)而本质上增加粗化阈值电压(Vth_coarse)(例如，图8中所示的粗化阈值电压(Vth_coarse)841)并减少存储串
620a、620b中的泄漏电流。存储器件600’可以进一步被配置为利用粗化TSG 640、缓冲TSG 
644和细化TSG646来提供可调整TSG控制，以动态调整并细化调节存储串620a、620b的阈值电压(Vth)并增加TSG可靠性。存储器件600’可以进一步被配置为提供具有延伸的存储串
621a、621b和倾斜的TSG切口642(例如，之字形)的存储串620a、620b的减小的临界尺寸(例如，直径)。

[0132] 位线(BL)610a、610b可以被配置为分别寻址存储器件600’的存储串620a、620b。每条位线(BL)610a、610b可以连接到两个或更多个串联连接的存储单元(例如，在对应的存储串620a、620b中)。施加到位线(BL)610a、610b的不同电压组合可以分别定义存储串620a、620b中的读取、编程(写入)和擦除操作。如图9所示，位线(BL)610a、610b可以分别连接到存储串620a、620b的上部部分，例如，分别连接到延伸的存储串621a、621b的沟道624a、624b。
在一些方面，位线(BL)610a、610b可以均沿Y方向延伸。

[0133] 存储串620a、620b可以均被配置为存储电荷。在一些方面，存储串620a、620b可以均包括两个或更多个串联连接的存储单元(例如，图3中所示的存储串310的存储单元308)。在一些方面，存储串620a、620b可以均包括NAND串(例如，图3中所示的存储串310)。存储串
620a、620b可以均类似于图6A和图6B中所示的存储串620。如图9所示，存储串620a、620b可以包括延伸的存储串621a、621b、嵌入式存储串623a、623b、主体622a、622b、沟道624a、
624b、第一绝缘层626a、626b、电荷俘获层628a、628b、和/或第二绝缘层629a、629b。在一些方面，嵌入式存储串623a、623b可以类似于图6A和图6B中所示的嵌入式存储串623。

[0134] 如图9所示，存储串620a、620b可以均分别包括延伸的存储串621a、621b和嵌入式存储串623a、623b。在一些方面，如图9所示，延伸的存储串621a、621b可以分别设置在嵌入式存储串623a、623b顶上。在一些方面，如图9所示，延伸的存储串621a、621b可以具有比嵌入式存储串623a、623b更小的临界尺寸(例如，直径)。在一些方面，延伸的存储串621a、621b可以延伸穿过粗化TSG 640。

[0135] 在一些方面，嵌入式存储串623a、623b可以类似于图6A和图6B中所示的嵌入式存储串623。在一些方面，嵌入式存储串623a、623b可以分别包括主体622a、622b、沟道624a、624b、第一绝缘层626a、626b、电荷俘获层628a、628b和/或第二绝缘层629a、629b。在一些方面，如图9所示，嵌入式存储串623a、623b可以设置在粗化TSG 640下方并与粗化TSG 640隔离。在一些方面，如图9所示，嵌入式存储串623a、623b可以接触字线(WL)660。

[0136] 在一些方面，延伸的存储串621a、621b可以包括与嵌入式存储串623a、623b相同的材料。在一些方面，延伸的存储串621a、621b可以均省略嵌入式存储串623a、623b的一种或多种材料。例如，延伸的存储串621a、621b可以分别省略嵌入式存储串623a、623b的第一绝缘层626a、626b和/或电荷俘获层628a、628b，以提高制造效率并提高存储器密度。在一些方面，如图9所示，延伸的存储串621a、621b可以包括延伸的主体612a、612b、延伸的沟道614a、614b和延伸的绝缘层616a、616b。在一些方面，延伸的存储串621a、621b可以分别包括嵌入式存储串623的主体622a、622b、沟道624a、624b和/或第二绝缘层629a、629b。

[0137] 在一些方面，存储串620a、620a的一部分可以均被掺杂。例如，如图9所示，延伸的存储串621a、621b的延伸的沟道区域可以均包括沟道掺杂680。在一些方面，沟道掺杂680可以包括分别在延伸的存储串621a、621b中的沟道624a、624b的p型掺杂。在一些方面，沟道掺杂680可以沿沟道624a、624b、与粗化TSG 640(例如，第一和第二粗化TSG触点640a、640b)相邻地延伸。在一些方面，沟道掺杂680可以被配置为本质上调整(例如，增加)粗化阈值电压(Vth_coarse)(例如，图8中所示的粗化阈值电压(Vth_coarse)841)。例如，沟道掺杂680可以在从大约2V到大约5V的范围内调整粗化阈值电压(Vth_coarse)。例如，沟道掺杂680可以在从大约0V到大约10V的范围内调整粗化阈值电压(Vth_coarse)。在一些方面，沟道掺杂680可以被配置为减少存储串620a、620b中的泄漏电流。例如，由于沟道掺杂680，可以减少位线(BL)610a、
610b和粗化TSG 640之间的泄漏电流。

[0138] ACS 630可以被配置为寻址存储器件600’的存储串620a、620b。ACS 630可以包括连接到两个或更多个串联连接的存储单元(例如，存储串620a、620b)的ACS触点630a。施加到ACS 630的不同电压组合可以定义存储串620a、620b中的读取、编程(写入)和擦除操作。在一些方面，如图9所示，ACS触点630a可以接触存储串620a、620b的下部部分并且沿着X方向和Y方向延伸。

[0139] BSG 632可以被配置为寻址存储器件600’的存储串620a、620b。BSG 632可以包括连接到两个或更多个串联连接的存储单元(例如，存储串620a、620b)的BSG触点632a。在一些方面，如图9所示，BSG触点632a可以接触存储串620a、620b的下部部分并且沿着X方向和Y方向延伸。

[0140] 粗化TSG 640可以被配置为向存储串620a、620b提供粗化电压(例如，阈值电压(Vth))以选择要读取、编程或擦除哪一行的位。粗化TSG 640可以被配置为寻址存储串620a、620b。粗化TSG640可以进一步被配置为提供粗化阈值电压(Vth_coarse)(例如，图8中所示的粗化TSG电压841)以用于对存储串620a、620b进行编程。在一些方面，粗化阈值电压(Vth_coarse)(例如，图8中所示的粗化TSG电压841)可以包括从大约2V到大约5V的范围。在一些方面，粗化阈值电压(Vth_coarse)(例如，图8中所示的粗化TSG电压841)可以包括从大约0V到大约10V的范围。粗化TSG 640可以进一步被配置为提供对存储串620a、620b的阈值电压(Vth)的动态调整和细化调节并增加TSG可靠性。

[0141] 如图9所示，粗化TSG 640可以接触延伸的存储串621a、621b并沿X方向和Y方向延伸。在一些方面，粗化TSG 640可以包括到延伸的存储串621a、621b的多个触点。例如，如图9所示，粗化TSG 640可以包括第一和第二粗化TSG触点640a、640b。在一些方面，如图9所示，粗化TSG640可以由倾斜的TSG切口642划分(例如，切割穿过)。

[0142] 倾斜的TSG切口642可以被配置为将存储页(例如，图6A中所示的存储页650a‑650d)彼此划分并分离。如图9所示，倾斜的TSG切口642可以在延伸的存储串621a、621b之间(例如，在图6A中所示的存储页650a、650b之间)沿X方向延伸。在一些方面，倾斜的TSG切口
642可以在相邻的存储串620a、620b之间包括例如沿X方向的之字形。在一些方面，如图9所示，倾斜的TSG切口642可以仅延伸穿过粗化TSG 640并且不进入设置在粗化TSG 640下方的缓冲TSG 644。

[0143] 缓冲TSG 644可以被配置为向存储串620a、620b提供缓冲电压(例如，阈值电压(Vth))以选择要读取、编程或擦除哪行的位。缓冲TSG 644可以被配置为寻址存储串620a、620b。缓冲TSG644可以进一步被配置为提供缓冲阈值电压(Vth_buffer)(例如，图8中所示的缓冲TSG电压845)以用于对存储串620a、620b进行编程。缓冲TSG 644可以进一步被配置为在粗化TSG 640和细化TSG646之间提供缓冲或隔离。在一些方面，缓冲阈值电压(Vth_buffer)(例如，图8中所示的缓冲TSG电压845)可以包括从大约0V到大约2V的范围。在一些方面，缓冲阈值电压(Vth_buffer)(例如，图8中所示的缓冲TSG电压845)可以包括从大约0V到大约5V的范围。缓冲TSG 644可以进一步被配置为提供对存储串620a、620b的阈值电压(Vth)的动态调整和细化调节，并增加TSG可靠性。

[0144] 如图9所示，缓冲TSG 644可以接触嵌入式存储串623a、623b的上部部分并且沿着X方向和Y方向延伸。在一些方面，如图9所示，缓冲TSG 644可以设置在粗化TSG 640下方。在一些方面，缓冲TSG 644可以包括到嵌入式存储串623a、623b的多个触点。例如，如图9所示，缓冲TSG 644可以包括第一和第二缓冲TSG触点644a、644b。

[0145] 细化TSG 646可以被配置为向嵌入式存储串623a、623b提供细化电压(例如，阈值电压(Vth))以选择要读取、编程或擦除哪行的位。细化TSG 646可以被配置为寻址存储串620a、620b。细化TSG646可以进一步被配置为提供细化阈值电压(Vth_fine)(例如，图8中所示的细化TSG电压847)以用于对存储串620a、620b进行编程。细化TSG 646可以进一步被配置为提供对粗化TSG 640的粗化电压的细化调整。在一些方面，细化阈值电压(Vth_fine)(例如，图8中所示的细化TSG电压847)可以包括从大约2V至大约2.2V的范围。在一些方面，细化阈值电压(Vth_fine)(例如，图8中所示的细化TSG电压847)可以包括从大约1V至大约3V的范围。
细化TSG 646可以进一步被配置为提供对存储串620a、620b的阈值电压(Vth)的动态调整和细化调节并增加TSG可靠性。

[0146] 如图9所示，细化TSG 646可以接触嵌入式存储串623a、623b的上部部分并沿着X方向和Y方向延伸。在一些方面，如图9所示，细化TSG 646可以设置在缓冲TSG 644下方。在一些方面，如图9所示，缓冲TSG 644可以布置在细化TSG 646顶上，并且粗化TSG 640可以布置在缓冲TSG644顶上。在一些方面，细化TSG 646可以包括到嵌入式存储串623a、623b的多个触点。例如，如图9所示，细化TSG 646可以包括第一和第二细化TSG触点646a、646b。

[0147] 字线(WL)660可以被配置为向存储串620a、620b中的每者的特定存储单元提供电压以选择要读取、编程或擦除哪行的位。施加到字线(WL)660的不同电压组合可以分别定义存储串620a、620b的存储单元中的读取、编程(写入)和擦除操作。如图9所示，字线(WL)660可以沿Z方向(例如，在截面图中)布置。在一些方面，字线(WL)660可以包括到嵌入式存储串623a、623b的多个触点。例如，如图9所示，字线(WL)660可以包括第一、第二、第三和第四字线(WL)触点660a、660b、660c、660d。

[0148] 在一些方面，粗化TSG 640、缓冲TSG 644和细化TSG 646被配置为在编程阶段期间动态调整存储串620a、620b的阈值电压(Vth)。

[0149] 在一些方面，在选择块编程阶段期间，粗化TSG 640具有高电平电压，缓冲TSG 644具有高电平电压，并且细化TSG 646具有高电平电压。例如，如图11所示，对于选择块编程阶段(例如，选择块编程过程1000’)，选择的粗化TSG 1040’具有高电平电压(例如，预充电Vpass电压)，缓冲TSG 1044具有高电平电压(例如，VCC)，并且细化TSG 1046具有高电平电压(例如，VCC)。

[0150] 在一些方面，在取消选择块编程阶段期间，粗化TSG 640具有高电平电压，缓冲TSG 644具有高电平电压，并且细化TSG 646具有低电平电压。例如，如图13所示，对于取消选择块编程阶段(例如，取消选择块编程过程1200’)，粗化TSG 1240’具有高电平电压(例如，VCC)，缓冲TSG1244具有高电平电压(例如，VCC)，并且细化TSG 1246具有低电平电压(例如，Vss)。例如，如图13所示，对于取消选择块编程阶段(例如，取消选择块编程过程1200’)，粗化TSG 1240’具有高电平电压(例如，浮置电压)，缓冲TSG 1244具有高电平电压(例如，浮置电压)，并且细化TSG1246具有低电平电压(例如，Vss)。

[0151] 与存储器件500’类似，图8中所示的TSG电压分布800可以分别对应于存储器件600’的粗化TSG 640、缓冲TSG 644和细化TSG 646的施加的阈值电压(Vth)。例如，粗化TSG电压分布840包括对应于存储器件600’的粗化TSG 640的施加的阈值电压(Vth_coarse)的粗化TSG电压841。例如，缓冲TSG电压分布844包括对应于存储器件600’的缓冲TSG 644的施加的阈值电压(Vth_buffer)的缓冲TSG电压845。例如，细化TSG电压分布846包括对应于存储器件
600’的细化TSG 646的施加的阈值电压(Vth_fine)的细化TSG电压847。

[0152] 在一些方面，存储器控制器106(图1中所示)可以耦合到存储器件600’，并且被配置为将不同的电压组合施加到存储器件600’。例如，存储器控制器106可以耦合到存储器件600’的位线(BL)610a、610b、ACS 630、BSG 632、粗化TSG 640、缓冲TSG 644、细化TSG 646和/或字线(WL)660，并被配置为向位线(BL)610a、610b、ACS 630、BSG 632、粗化TSG 640、缓冲TSG 644、细化TSG 646和/或字线(WL)660提供不同的电压组合。

[0153] 示例性编程过程

[0154] 图10‑13示出了根据各种示例性方面的编程过程1000、1000’、1200、1200’。图10是根据示例性方面的选择块编程过程1000的示意性图示。图11是根据示例性方面的图7和图9中所示的存储器件500’、600’的选择块编程过程1000’的示意性图示。图12是根据示例性方面的取消选择块编程过程1200的示意性图示。图13是根据示例性方面的图7和图9中所示的存储器件500’、600’的取消选择块编程过程1200’的示意性图示。

[0155] 尽管编程过程1000、1000’、1200、1200’在图10‑13中被示为独立的上部、系统和/或方法，这些公开内容的各方面可以与其他设备、系统和/或方法一起使用，例如但不限于存储设备102、存储器控制器106、存储系统100、存储器件400、存储器件500、存储器件600、存储器件500’、TSG电压分布800和/或存储器件600’。

[0156] 如图10所示，选择块编程过程1000可以包括电压分布1002、验证阶段1004和编程阶段1006。选择块编程过程1000可以被配置为在编程期间选择存储器件(例如，分别为图5A、图5B、图6A和图6B中所示的存储器件500、600)的存储块或存储页。电压分布1002可以包括选择的位线(BL)1010、未选择的位线(BL)1012、ACS 1030、BSG 1032、选择的TSG 1040、未选择的TSG 1050、顶部虚设(DMY)层1052、选择的字线(WL)1060和/或未选择的字线(WL)
1062。

[0157] 在时段T1‑T2的验证阶段1004期间，选择的位线(BL)1010、未选择的位线(BL)1012、选择的TSG 1040、未选择的TSG 1050和顶部虚设(DMY)层1052可以偏置到高电平电压(例如，VCC)，并且ACS 1030、BSG 1032、选择的字线(WL)1060和未选择的字线(WL)1062可以偏置到低电平电压(例如，地电平GND)。

[0158] 在时段T3‑T6的编程阶段1006期间，选择的位线(BL)1010可以被偏置到高电平电压(例如，三个BL偏置)，未选择的位线(BL)1012、选择的TSG 1040、顶部虚设(DMY)层1052、选择的字线(WL)1060和未选择的字线(WL)1062可以被偏置到高电平电压(例如，VCC)，并且ACS1030、BSG 1032和未选择的TSG 1050可以被偏置到低电平电压(例如，地电平GND)。

[0159] 在一些方面，选择块编程过程1000可以用于对图5A中所示的存储器件500(例如，存储页550a)进行编程。在一些方面，选择块编程过程1000可以用于对图6A中所示的存储器件600(例如，存储页650a)进行编程。

[0160] 图10所示的选择块编程过程1000的各方面和图11所示的选择块编程过程1000’的各方面可以相似。相似的附图标记用于指示图10所示的选择块编程过程1000的各方面的特征和图11所示的选择块编程过程1000’的各方面的相似特征。在一些方面，如图11所示，选择块编程过程1000’可以包括选择的粗化TSG 1040’、未选择的粗化TSG 1050’、缓冲TSG 1044和细化TSG 1046，而不是图10所示的选择块编程过程1000的选择的TSG 1040和未选择的TSG 1050。

[0161] 如图11所示，选择块编程过程1000’可以包括电压分布1002’、验证阶段1004和编程阶段1006。选择块编程过程1000’可以被配置为选择存储器件的存储块或存储页以用于分别对例如图7和图9中所示的存储器件500’、600’进行编程。电压分布1002’可以包括选择的位线(BL)1010、未选择的位线(BL)1012、ACS 1030、BSG 1032、选择的粗化TSG 1040’、缓冲TSG 1044、细化TSG 1046、未选择的粗化TSG 1050’、顶部虚设(DMY)层1052、选择的字线(WL)1060和/或未选择的字线(WL)1062。

[0162] 在时段T1‑T2的验证阶段1004期间，选择的位线(BL)1010、未选择的位线(BL)1012、选择的粗化TSG 1040’、缓冲TSG 1044、细化TSG 1046、未选择的粗化TSG 1050’、以及顶部虚设(DMY)层1052可以被偏置到高电平电压(例如，VCC或Vpass)，并且ACS 1030、BSG 1032、选择的字线(WL)1060和未选择的字线(WL)1062可以被偏置到低电平电压(例如，地电平GND)。

[0163] 在时段T3‑T6的编程阶段1006期间，选择的位线(BL)1010可以被偏置到高电平电压(例如，三个BL偏置)，未选择的位线(BL)1012、选择的粗化TSG 1040’、缓冲TSG 1044、细化TSG 1046、顶部虚设(DMY)层1052、选择的字线(WL)1060和未选择的字线(WL)1062可以被偏置到高电平电压(例如，VCC或Vpass)，并且ACS 1030、BSG 1032和未选择的粗化TSG 1050’可以偏置到低电平电压(例如，地电平GND)。

[0164] 在一些方面，选择块编程过程1000’可以用于对图7中所示的存储器件500’(例如，存储串520a、520b)进行编程。在一些方面，选择块编程过程1000’可以用于对图9中所示的存储器件600’(例如，存储串620a、620b)进行编程。

[0165] 如图12所示，取消选择块编程过程1200可以包括电压分布1202、验证阶段1204和编程阶段1206。取消选择块编程过程1200可以被配置为在例如分别对图5A、图5B、图6A和图6B中所示的存储器件500、600的编程期间取消选择存储器件的存储块或存储页。电压分布
1202可以包括选择的位线(BL)1210、未选择的位线(BL)1212、ACS 1230、TSG 1240、虚设(DMY)层1252、字线(WL)1260和/或BSG 1232。

[0166] 在时段T1‑T2的验证阶段1204期间，选择的位线(BL)1210和未选择的位线(BL)1212可以被偏置到高电平电压(例如，VCC)，并且ACS 1230、BSG 1232、TSG 1240、虚设(DMY)层1252和字线(WL)1260可以被偏置到低电平电压(例如，地电平GND)。

[0167] 在时段T3‑T6的编程阶段1206期间，未选择的位线(BL)1212可以被偏置到高电平电压(例如，VCC)，BSG 1232、虚设(DMY)层1252和字线(WL)1260可以被偏置到高电平电压(例如，浮置电压)，并且选择的位线(BL)1210、ACS 1230和TSG 1240可以被偏置到低电平电压(例如，地电平GND)。

[0168] 在一些方面，取消选择块编程过程1200可以包括取消选择图5A中所示的存储器件500(例如，存储页550a)。在一些方面，取消选择块编程过程1200可以包括取消选择图6A所示的存储器件600(例如，存储页650a)。

[0169] 图12中所示的取消选择块编程过程1200的各方面和图13中所示的取消选择块编程过程1200’的各方面可以相似。相似的附图标记用于指示图12中所示的取消选择块编程过程1200的各方面的特征和图13中所示的取消选择块编程过程1200’的各方面的相似特征。在一些方面，如图13所示，取消选择块编程过程1200’可以包括粗化TSG 1240’、缓冲TSG 1244和细化TSG 1246，而不是图12中所示的取消选择块编程过程1200的TSG 1240。

[0170] 如图13所示，取消选择块编程过程1200’可以包括电压分布1202’、验证阶段1204和编程阶段1206。取消选择块编程过程1200’可以被配置为在例如分别对图7和图9中所示的存储器件500’、600’的编程期间取消选择存储器件的存储块或存储页。电压分布1202’可以包括选择的位线(BL)1210、未选择的位线(BL)1212、ACS 1230、粗化TSG 1240’、缓冲TSG 1244、细化TSG 1246、虚设(DMY)层1252、字线(WL)1260和/或BSG 1232。

[0171] 在时段T1‑T2的验证阶段1204期间，选择的位线(BL)1210、未选择的位线(BL)1212、粗化TSG 1240’和缓冲TSG 1244可以被偏置到高电平电压(例如，VCC)，并且ACS 1230、BSG 1232、细化TSG 1246、虚设(DMY)层1252和字线(WL)1260可以被偏置到低电平电压(例如，地电平GND)。在一些方面，如图13所示，粗化TSG 1240’和缓冲TSG 1244可以被偏置到低电平电压(例如，浮置电压或地电平GND)。

[0172] 在时段T3‑T6的编程阶段1206期间，未选择的位线(BL)1212、粗化TSG 1240’和缓冲TSG1244可以被偏置到高电平电压(例如，VCC或浮置电压)，BSG 1232、虚设(DMY)层1252和字线(WL)1260可以被偏置到高电平电压(例如浮置电压)，并且选择的位线(BL)1210、ACS 1230和细化TSG 1246可以被偏置到低电平电压(例如，Vss或地电平GND)。在一些方面，如图
13所示，粗化TSG 1240’和缓冲TSG 1244可以被偏置到浮置电压。

[0173] 在一些方面，取消选择块编程过程1200’可以包括取消选择图7中所示的存储器件500’(例如，存储串520a、520b)。在一些方面，取消选择块编程过程1200’可以包括取消选择图9中所示的存储器件600’(例如，存储串620a、620b)。

[0174] 应当理解，本文的用语或术语是为了描述的目的而不是限制，使得本说明书的术语或用语是由相关领域的技术人员根据本文的教导进行解释。

[0175] 下面的示例是说明性的，但不限制本公开的各方面。本领域通常遇到的、并且对于相关领域的技术人员来说显而易见的各种条件和参数的其他合适的修改和调适都在本公开的精神和范围内。

[0176] 虽然上面已经描述了具体方面，但是应当理解，可以以不同于所描述的方式实践这些方面。该描述不旨在限制权利要求的范围。

[0177] 应当理解，具体实施方式部分，而不是发明内容和摘要部分，旨在用于解释权利要求。发明内容和摘要部分可以阐述发明人所设想的示例性方面中的一个或多个方面但不是全部的方面，并且因此不是要以任何方式限制这些方面和所附权利要求。

[0178] 上面已经借助说明特定功能及其关系的实施方式的功能构建块描述了这些方面。为了描述的方便，在本文中任意地定义了这些功能构建块的边界。只要指定的功能及其关系得到适当执行，就可以定义替代的边界。

[0179] 具体方面的前述描述将如此充分地揭示各方面的一般性质，以使其他人可以通过应用本领域技术内的知识而容易地修改和/或调适这些具体方面的各种应用，而无需过度实验，也不脱离各方面的一般概念。因此，基于本文呈现的教导和指导，此类调适和修改旨在落入所公开的各方面的等同物的含义和范围内。

[0180] 所述方面的广度和范围不应受任何上述示例性方面的限制，而应仅根据所附权利要求及其等同物来定义。