[0001] 本发明属于半导体(Semiconductor)和CMOS混合集成电路技术领域，具体涉及一种与CMOS集成的一种基于新型存储器(Emerging Memory)的阵列架构及其制备方法。

[0002] 传统微处理器通常采用缓存(Cache)‑主存(Memory)‑固态硬盘(SSD)三层次架构存储和处理数据，其中以动态随机存取存储器(DRAM)为代表的主存和以闪存(Flash)为代表的固态硬盘在速度和密度方面均存在很大差异。另一方面，近年来随着人工智能、云计算和物联网的发展，数据增长速度已经远超摩尔定律，而动态随机存取存储器、闪存等存储器在微缩化过程中面临着物理极限等诸多限制，性能和密度提高落后于摩尔定律。基于以上背景，研究基于新材料、新原理、新结构的新型存储器，诸如阻变存储器(RRAM)、相变存储器(PCRAM)、磁阻存储器(MRAM)和铁电存储器(FeRAM)等，以及基于这些新型存储器的三维可堆叠高密度存储器架构变得尤为重要。

[0003] 新型存储器传统的阵列架构通常可分为三类：1R、1T1R和1S1R。

[0004] 1R阵列，字线和位线交叠组成Crossbar结构，每个存储单元面积由其交叠部分决2
定，可以实现最小面积4F。但存在泄漏通路和写入串扰等多种问题，实际上无法实现大规模阵列。

[0005] 1T1R阵列，这是目前最常见的结构。这种结构采用晶体管(Transisitor)作为选通单元，能关断泄露通路，但每个存储单元所占据面积主要由作为开关器件的三端晶体管决2
定，每个存储单元所占面积为6F(F为特征尺寸)，这削弱了RRAM的高扩展性的优势。

[0006] 1S1R阵列，即将RRAM与非线性开关选通管(Selector)串联。因选通管可扩展性优良、结构简单，不会增加额外面积，而且可以进行三维堆叠，每个存储单元的有效单元面积2
仅为4F /N(N为堆叠的层数)，被认为是最有潜力的集成结构。然而选通管的材料体系复杂且器件性能涨落较大，提高了存储器的读取电压阈值，并且选通管提供的非线性有限，在更大规模的阵列漏电依然严重。这些问题都限制了1S1R阵列的实际应用。