[0001] 本发明属于半导体器件技术领域，具体涉及一种半导体器件终端结构及其制备方法，以及包含该半导体器件终端结构的半导体器件。

[0002] 半导体器件在阻断状态下，主要通过主结区的pn结（主结）在反向偏置下形成的耗尽区来承担电压。根据泊松方程，耗尽区的电场强度的峰值位于pn结附近；当电场强度的峰值达到半导体材料的临界击穿电场强度时，器件将被击穿。在实际制备过程中，由于在pn结的边缘和四角会形成柱面结和球面结，在曲率效应作用下，柱面结和球面结附近的电场更加集中，电场强度远大于中间区域平行平面结的电场强度，边缘和四角会先于平行平面结发生击穿，导致器件的击穿电压远低于理想情况。

[0003] 为了缓解pn结边缘和四角由于曲率效应导致的器件阻断能力降低而被提前击穿的问题，行业内往往在pn结的周围增加终端（terminal）结构。所引入的终端结构可以分散原本聚集在主结边缘的电场，使主结边缘的电场强度被降低，器件的击穿电压更接近平行平面结的理想值。

[0004] 目前的结终端技术对于硅材料来说相对成熟。然而，对于第三代宽禁带半导体材料来说，例如对于碳化硅材料，首先，由于杂质在碳化硅材料中的扩散系数极低，对碳化硅材料的掺杂往往通过高温离子注入形成pn浅结，造成碳化硅功率器件pn结的曲率半径更小，导致电场更容易集中，器件的阻断能力和结终端的保护能力进一步下降。第二，在高压、高温、高湿的环境中，终端处会出现电荷累积、湿气腐蚀、离子迁移等现象，器件正面的电极和切割道之间可能被短路。此时，切割道与背面电极之间、主结与背面电极之间均需要承受器件的阻断电压。而传统的终端结构只保护主结，忽视了对切割道区域的保护，导致切割道区域泄漏电流增加或者切割道区域提前发生击穿，器件的击穿电压低于理想值。第三，在结终端的外侧、器件最边缘的位置（即器件的切割道区域），当器件处于阻断状态时，切割道区域的电势和母线电压相等，而处于器件正面中间位置的电极电势为0V，这意味着电极和切割道之间存在巨大的电势差，正面电极和切割道之间可能发生空气击穿，导致器件被烧毁。

[0022] 以下内容结合实施例对本申请的技术方案进行清楚、完整地描述，以使本领域技术人员能够充分地理解本申请。显然，所描述的实施例仅仅是本申请的一部分优选的实施例，而不是全部的实施例。本领域普通技术人员在没有付出创造性劳动的前提下，对以下实施方式所作的任何等效变换或替代，均属于本申请的保护范围。

[0023] 本申请中所描述的方向性术语，例如“上”、“下”、“内”、“外”、“底面”、“上表面”等所指示的方位或位置关系是基于说明书附图中的方位或位置关系，或是本申请的产品在使用时惯常摆放的方位或位置关系，仅是为了便于描述和理解本申请的产品结构，因此，方向性术语不能理解为对本申请的限制。在本申请中，除非另有明确的限定，第一特征在第二特征“上”、“之上”、“上方”和“上表面”之类的表述表示，第一特征和第二特征可以是直接接触，或是通过中间媒介间接接触；可以是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“下”、“之下”、“下方”和“下表面”之类的表述表示，第一特征和第二特征可以是直接接触，或是通过中间媒介间接接触；可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。本申请中所使用的序数词，如“第一”、“第二”等仅用于描述目的以区别类似的对象，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。以下实施例中未详细描述的方法均为本领域技术人员所熟知的常规方法。

[0024] 实施例1参照图5 6，一种半导体器件终端结构，包括衬底1和位于衬底1上的漂移层2。漂移
~
层2的中部向衬底1的方向凹陷形成凹陷结构。该凹陷结构具有第一侧壁和第二侧壁。在第一侧壁上以及第一侧壁与凹陷结构的底部相连的拐角处设置有第一掺杂区31。在第二侧壁上以及第二侧壁与凹陷结构的底部相连的拐角处设置有第二掺杂区32。在该凹陷结构周围的漂移层2中设置有埋层4。第一掺杂区31与位于半导体器件主结区的埋层4直接接触。第二掺杂区32与位于半导体器件切割道区的埋层4直接接触。电流沿衬底1到漂移层2的方向上，埋层4的高度高于凹陷结构底部的高度。凹陷结构内部填充有绝缘介质层5。在第一侧壁和第二侧壁的内侧均设置有场板6。场板6与第一掺杂区31之间、场板6与第二掺杂区32之间均被绝缘介质层5隔离开。凹陷结构底部设置有终端结构7。第一掺杂区31和第二掺杂区32均与终端结构7直接接触。位于半导体器件主结区的漂移层2的上层设置有第三掺杂区33，沿衬底1到漂移层2的方向上，第三掺杂区33的高度高于埋层4的高度。第三掺杂区33与第一掺杂区31直接接触。其中，衬底1和漂移层2的掺杂类型均为第一掺杂类型；第一掺杂区31、第二掺杂区32、第三掺杂区33、埋层4、终端结构7的掺杂类型均为第二掺杂类型。

[0025] 作为示例，衬底1为碳化硅衬底、硅衬底、氮化镓衬底、氧化镓衬底、金刚石衬底、氮化铝衬底中至少一种。

[0026] 作为示例，在一些实施方式中凹陷结构为底面与衬底平行的沟槽。在另一些实施方式中，凹陷结构的形状不作任何限定。

[0027] 作为示例，场板6的材料为金属材料（例如铝、铜、镍等）或半导体材料（例如多晶硅）。

[0028] 作为示例，终端结构7为场限环（Field Limiting Ring，FLR）、结终端扩展结构（Junction Termination Extension，JTE）、场板（Field Plate，FP）中的一种或几种的组合。如图6、图7所示，终端结构7为场限环。如图8所示，终端结构7为结终端扩展结构。如图9所示，终端结构7为场限环和结终端扩展结构的组合。如图10所示，终端结构7为结终端扩展结构和浮空的场板6的组合。如图11所示，与第一掺杂区31直接接触的终端结构7为场限环，与第二掺杂区32直接接触的终端结构7为结终端扩展结构；即靠近半导体器件主结区的终端结构与靠近切割道区的终端结构可以相同，也可以不同。

[0029] 作为示例，衬底1和漂移层2的掺杂类型均为n型，第一掺杂区31、第二掺杂区32、第三掺杂区33、埋层4、终端结构7的掺杂类型为p型。或者，衬底1和漂移层2的掺杂类型均为p型，第一掺杂区31、第二掺杂区32、第三掺杂区33、埋层4、终端结构7的掺杂类型为n型。

[0030] 实施例2参照图7 图12，一种半导体器件，分为主结区A、终端区B和切割道区C，终端区B包
~
含实施例1中的半导体器件终端结构。在衬底1背离漂移层2的一侧表面上沉积有阴极8。在位于主结区A的第三掺杂区33（或漂移层2）的上表面沉积有阳极9。继续参照图12，在切割道区C的漂移层2的上层设置有第四掺杂区34。第四掺杂区34的掺杂类型与第一掺杂区31的掺杂类型相同。第四掺杂区34能够进一步降低切割道区C发生击穿的风险。

[0031] 作为示例，第三掺杂区33在漂移层2到衬底1的方向上的掺杂深度可以进行调节。例如，第三掺杂区33的掺杂深度使第三掺杂区33与埋层4直接接触（如图13所示）。

[0032] 作为示例，第四掺杂区34在漂移层2到衬底1的方向上的掺杂深度可以进行调节。例如，第四掺杂区34的掺杂深度使第四掺杂区34与埋层4直接接触（如图14所示）。

[0033] 作为示例，漂移层2分为第一漂移层21和第二漂移层22，第一漂移层21位于衬底1和埋层4之间，第二漂移层22位于埋层4之上。第二漂移层22和第一漂移层21的掺杂类型相同，掺杂浓度不同。第三掺杂区33的掺杂深度使第三掺杂区33不与埋层4直接接触（如图7~12所示），此时，主结区A的第二漂移层22作为电流扩散层，可以起到增强器件导通能力的作用。

[0034] 作为示例，漂移层2分为第一漂移层21和第二漂移层22，第一漂移层21位于衬底1和埋层4之间，第二漂移层22位于埋层4之上。第二漂移层22和第一漂移层21的掺杂类型相同，掺杂浓度不同。第四掺杂区34的掺杂深度使第四掺杂区34不与埋层4直接接触（如图12所示），此时，切割道区C的第二漂移层22作为电流扩散层，可以起到增强器件导通能力的作用。

[0035] 作为示例，绝缘介质层5从凹陷结构内部延伸至漂移层2的上表面。场板6从凹陷结构的第一侧壁内侧向位于主结区A的绝缘介质层5的上表面延伸，在三维空间上周期性地与阳极9接触（如图15所示，图15上为方便观察，未将凹陷结构内部全部填充绝缘介质层），实现接地的目的。

[0036] 实施例3参照图1 图6，一种半导体器件终端结构的制备方法，包括以下步骤：
~
S1、在衬底上生长出漂移层；在漂移层中形成埋层；
S2、在漂移层的中部形成凹陷结构；
S3、在凹陷结构靠近主结区的第一侧壁上形成第一掺杂区，靠近切割道区的第二
侧壁上形成第二掺杂区；在凹陷结构的底部形成终端结构；在主结区的漂移层上层中形成第三掺杂区；
S4、在步骤S3得到的结构上沉积绝缘介质，刻蚀掉凹陷结构内部的绝缘介质，保留
凹陷结构的侧壁和底部的绝缘介质；
S5、在凹陷结构中沉积场板材料，刻蚀，形成场板；
S6、在步骤S5得到的结构上沉积绝缘介质以填充凹陷结构，刻蚀形成绝缘介质层。

[0037] 作为示例，步骤S1中在漂移层中形成埋层的方法为离子注入法或分子束外延法或化学气相沉积法。

[0038] 作为示例，步骤S1包括以下步骤：在衬底上生长出第一漂移层，在第一漂移层的上表面通过分子束外延法生长埋层，在埋层的上表面通过二次外延的方式形成第二漂移层；第一漂移层和第二漂移层统称为漂移层。第二漂移层和第一漂移层的掺杂类型相同，掺杂浓度不同。

[0039] 作为示例，步骤S2中的刻蚀方法为干法刻蚀或湿法腐蚀。

[0040] 作为示例，步骤S3中形成第一掺杂区、第二掺杂区、第三掺杂区的方法为离子注入法或二次外延法；形成终端结构的方法为离子注入法。

[0041] 作为示例，步骤S4中沉积绝缘介质的方法为化学气相沉积，刻蚀绝缘介质的方法为干法刻蚀或湿法刻蚀。步骤S6中采用与步骤S4中相同的方法。

[0042] 作为示例，步骤S5中沉积场板材料的方法为化学气相沉积法。对沉积的场板材料进行刻蚀时，可以只保留凹陷结构侧壁的场板结构（如图9所示），也可以同时保留凹陷结构侧壁和底部的场板结构（如图10所示）。

[0043] 作为示例，步骤S5中场板形成于凹陷结构侧壁的绝缘介质层的表面上。步骤S6中刻蚀掉漂移层上表面的绝缘介质层。

[0044] 实施例4一种半导体器件的制备方法，包括实施例3中步骤S1 S6的方法，还包括以下步骤：
~
S7、在步骤S6得到的结构的上表面通过化学沉积的方法沉积阳极金属，进行湿法
刻蚀，得到阳极；在衬底的下表面通过化学沉积的方法沉积阴极金属，得到阴极。

[0045] 在进一步优选的实施方式中，步骤S3中还包括在切割道区的漂移层上层中形成第四掺杂区。作为示例，第四掺杂区的形成方法为离子注入法或二次外延法。

[0046] 在进一步优选的实施方式中，步骤S5中刻蚀时保留位于主结区的漂移层上方的场板，场板从凹陷结构侧壁的绝缘介质层的表面向主结区的绝缘介质层（主结区的绝缘介质层位于漂移层的上表面，为步骤S4中刻蚀时未被刻蚀的介质层）的上表面延伸。

[0047] 以上所述的实施例仅为本申请的优选实施例而已，并不用于限制本申请的保护范围。对于任何熟悉本领域的技术人员来说，本申请可以有各种更改和变化。任何依据本申请申请的保护范围及说明书内容所作的简单的等效变化和修饰，均应包含在本申请的保护范围之内。