技术领域
[0001] 本公开涉及半导体技术领域，尤其涉及一种可靠性检测电路及存储器。
相关背景技术
[0002] 反熔丝型(Anti‑fuse)存储器可以通过反熔丝存储单元阵列实现，反熔丝存储单元的栅氧介质在施加高压后会发生击穿，击穿后通路的阻抗减小；通过检测击穿后的通路电阻状态可以读出反熔丝存储单元所存储的信息。
[0003] 现有技术中，在不同情况下反熔丝是否被击穿的检测结果存在差异，一些可靠性差的反熔丝很容易出现误检测的情况，因此如何检测反熔丝的可靠性，进而提升存储器的性能，是目前亟需解决的技术问题。
具体实施方式
[0043] 为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。此外，虽然本公开中公开内容按照示范性一个或几个实例来介绍，但应理解，可以就这些公开内容的各个方面也可以单独构成一个完整实施方式。
[0044] 需要说明的是，本公开中对于术语的简要说明，仅是为了方便理解接下来描述的实施方式，而不是意图限定本公开的实施方式。除非另有说明，这些术语应当按照其普通和通常的含义理解。
[0045] 本公开中说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似或同类的对象或实体，而不必然意味着限定特定的顺序或先后次序，除非另外注明。应该理解这样使用的用语在适当情况下可以互换，例如能够根据本公开实施例图示或描述中给出那些以外的顺序实施。
[0046] 此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖但不排他的包含，例如，包含了一系列组件的产品或设备不必限于清楚地列出的那些组件，而是可包括没有清楚地列出的或对于这些产品或设备固有的其它组件。应该理解，当本公开实施例中称某个元件与其它元件“连接”或“电连接”时，该元件可以直接连接或电连接到其它元件；或者也可以存在若干个中间元件，该元件通过该若干个中间元件连接或电连接到其它元件。
[0047] 本公开实施例中使用的术语“模块”，是指任何已知或后来开发的硬件、软件、固件、人工智能、模糊逻辑或硬件或/和软件代码的组合，能够执行与该元件相关的功能。
[0048] 本公开实施例涉及半导体储存器技术领域，示例性的，可以应用于检测存储器中的熔丝的可靠性。
[0049] 目前，基于反熔丝技术的一次可编程(One Time Programmable，OTP)器件(以下简称反熔丝器件)，可以被改变电特性，由高阻值状态变为低阻值状态，从而实现对电路的调整与改变。
[0050] 反熔丝器件被广泛应用于各类芯片中。例如动态随机存取存储器(Dynamic Random Access Memory，DRAM)中利用反熔丝可以存储具有缺陷的存储单元地址信息，进而实现冗余替换(包括行替换和列替换)；也可以通过对反熔丝进行编程，进而实现对芯片内部各种参数(例如电压、电流、频率等)的精确修调。
[0051] 在现有技术中，反熔丝型储器在出厂时，各个反熔丝存储单元中的反熔丝会表现出非常大的电阻，因而具有良好的电隔离性能，可以视为断路，此状态存储数据“0”。在进行编程时，根据用户的数据存储需要，给某些特定的反熔丝存储单元的数据位加一个很高的编程电压，使得该反熔丝存储单元中的反熔丝被击穿，击穿后的反熔丝存储单元表现为一个很小的电阻，这些击穿后的反熔丝存储单元存储数据“1”。
[0052] 在一些实施方式中，可以采用电阻分压电路来判断反熔丝的击穿状态(击穿或未击穿)，为了更好的理解本公开实施例，参照图1，图1为本公开实施例中提供的一种检测反熔丝击穿状态的电路示意图。
[0053] 在图1中，R0为可调等效电阻，Rfuse为反熔丝的等效电阻，当电源电压VCC加在R0与Rfuse上时，电源电压VCC产生的电流流过R0与Rfuse，输出电压V1为Rfuse上的分压。
[0054] 可以理解的是：
[0055]
[0056] 其中，V0为电源电压VCC的电压值。
[0057] 从上述公式可以得出，V1的大小取决于R0和Rfuse的相对大小，在V0与R0固定不变时，如果Rfuse的阻值增大，则输出电压V1也将随之增大，反之，如果Rfuse的阻值减小，则输出电压V1也将随之减小。
[0058] 在一些实施方式中，可以根据反熔丝击穿的仿真结果，选择阻值大小合适的R0，当时，表示Rfuse≥R0，此时可以认为反熔丝未击穿，当 表示Rfuse＜R0，此时可以认为反熔丝已被击穿。
[0059] 然而，在选择不同阻值大小的R0时，反熔丝是否被击穿的检测结果会存在差异，当R0选择偏大时，反熔丝检测结果显示为击穿的概率较大，由此很容易存在误检测的情况(反熔丝实际未被击穿但是检测结果显示被击穿了)，这种情况通常出现在可靠性差的反熔丝中，由此导致反熔丝型OTP存储器的性能较差。
[0060] 面对上述技术问题，本公开实施例中提供了一种可靠性检测电路，利用两路电阻分压电路来判断待测熔丝的击穿状态，并根据两路电阻分压电路的判断结果，可以准确判断出待测熔丝的可靠性。详细的技术方案可以参照以下实施例。
[0061] 参照图2，图2为本公开实施例中提供的一种可靠性检测电路的结果示意图一。在本公开一些实施例中，上述可靠性检测电路包括：待测熔丝31、第一电阻R1、第二电阻R2、切换开关32及输出处理电路33。
[0062] 其中，第一电阻R1的第一端连接电源电压VCC，第一电阻R1的第二端与上述可靠性检测电路中的第一节点A连接，该第一节点A与切换开关32的输入端a电连接；待测熔丝31的第一端与上述可靠性检测电路中的第二节点B连接，切换开关32的第一输出端c与第二节点B连接；第二电阻R2串联在切换开关32的第二输出端b与第二节点B之间；输出处理电路33的输入端与第一节点A连接。
[0063] 输出处理电路33被配置为基于第一输出电压、第二输出电压以及电源电压VCC，输出待测熔丝31的可靠性检测结果；其中，上述第一输出电压为切换开关32切换至第一输出端c时第一节点A的电压，上述第二输出电压为切换开关32切换至第二输出端b时第一节点A的电压。
[0064] 可以理解的是，当切换开关32的输入端a选择与第一输出端c导通时，上述可靠性检测电路中的第一电阻R1与待测熔丝31可以构成第一路电阻分压电路，该路电阻分压电路的分压节点为第一节点A，该分压节点的电压与待测熔丝31的等效电阻Rfuse相关。
[0065] 当切换开关32的输入端a选择与第二输出端b导通时，上述可靠性检测电路中的第一电阻R1、第二电阻R2、待测熔丝31可以构成第二路电阻分压电路，该路电阻分压电路的分压节点同样为第一节点A，但是其分压节点的电压与第二电阻R2和待测熔丝31的等效电阻Rfuse的阻值之和相关。
[0066] 可选的，在一些实施例中，上述第一电阻R1可以为等效可调电阻，例如晶体管等效可调电阻。
[0067] 可选的，在一些实施例中，上述待测熔丝31可以为反熔丝。
[0068] 另外，在一些实施例中，上述待测熔丝31还可以为激光熔丝或电熔丝(electrical fuse，E‑fuse)。其中，激光熔丝指的是通过激光进行电阻击穿的熔丝，电熔丝指的是由连续地流经电熔丝的大的电流量来切割的熔丝。
[0069] 在一种可行的实施方式中，可以根据反熔丝击穿的仿真结果，先将第一电阻R1调节至某一个阻值，然后将切换开关32的输入端a选择与第一输出端c导通，输出处理电路33记录第一节点A此时的电压为第一输出电压；之后，将切换开关32的输入端a选择与第二输出端b导通，输出处理电路33记录第一节点A此时的电压为第二输出电压。
[0070] 其中，当第一输出电压大于或等于电源电压VCC的二分之一时，表示待测熔丝31的等效电阻大于或等于第一电阻R1，此时可以认为待测熔丝31未被击穿；当第一输出电压小于电源电压VCC的二分之一时，表示待测熔丝31的等效电阻Rfuse小于第一电阻R1，此时可以认为待测熔丝31已被击穿。
[0071] 同理，当第二输出电压大于或等于电源电压VCC的二分之一时，表示待测熔丝31的等效电阻Rfuse与第二电阻R2的电阻之和大于或等于第一电阻R1，此时可以认为待测熔丝31未被击穿；当第二输出电压小于电源电压VCC的二分之一时，表示待测熔丝31的等效电阻Rfuse与第二电阻R2的电阻之和小于第一电阻R1，此时可以认为待测熔丝31已被击穿。
[0072] 在一些实施例中，当上述第一路电阻分压电路与上述第二路电阻分压电路的检测结果相同时，可以认为待测熔丝31可靠性较好，能够满足可靠性需求；当上述第一路电阻分压电路与上述第二路电阻分压电路的检测结果不相同时，可以认为待测熔丝31可靠性较差，不能够满足可靠性需求。
[0073] 本公开实施例提供的可靠性检测电路，利用两路电阻分压电路来判断待测熔丝的击穿状态，并根据两路电阻分压电路的判断结果，可以准确判断出待测熔丝的可靠性，因此可以有效提升存储器的性能。
[0074] 基于上述实施例中描述的内容，在本公开一些实施例中，上述可靠性检测电路还包括可调电压源；第一电阻R1包括至少一个第一晶体管。其中，第一晶体管的第一端连接上述电源电压，第二端与上述第一节点A电连接，控制端连接上述可调电压源。
[0075] 示例性的，参照图3，图3为本公开实施例中提供的一种可靠性检测电路的结果示意图二。在本公开一些实施例中，上述可靠性检测电路还包括可调电压源VfsmrgfAry；第一电阻R1至少包括第一晶体管M1与M2。
[0076] 其中，M1的源极连接电源电压VCC，漏极连接M2的源极，M2的漏极连接第一节点A，M1的栅极与M2的栅极均与可调电压源VfsmrgfAry连接。
[0077] 可选的，上述第一晶体管M1与M2可以均为PMOS。
[0078] 需要说明的是，第一电阻R1可以为各种压控电阻，不限于晶体管，更不限于2个晶体管。
[0079] 在一些实施例中，可调电压源VfsmrgfAry包括多个可选输出电压，且可调电压源VfsmrgfAry在输出不同的输出电压时，第一电阻R1的阻值不同。
[0080] 示例性的，参照表1，表1为可调电压源VfsmrgfAry在输出不同的输出电压时，第一电阻R1对应的阻值。
[0081] 表1
[0082] VfsmrgfAry R1(Ω)0.15V～0.2V 300k
0.35V～0.4V 600k
0.4V～0.45V 900k
0.45V～0.5V 1.2M
0.5V～0.55V 1.8M
0.55V～0.6V 2.4M
0.65V～0.7V 4.8M
[0083] 本公开实施例提供的可靠性检测电路，可以按照表1，通过调节可调电压源VfsmrgfAry的输出电压，来调节第一电阻R1的阻值，由此可以增加上述可靠性检测电路的测试灵活性与准确性。
[0084] 基于上述实施例中描述的内容，参照图4，图4为本公开实施例中提供的一种可靠性检测电路的结果示意图三。在本公开一些实施例中，上述可靠性检测电路还包括电压整形电路51；第二电阻R2包括第二晶体管M3与可调电阻Rf。
[0085] 其中，电压整形电路51的输入端与可调电压源VfsmrgfAry连接，电压整形电路51的输出端与第三晶体管M3的栅极(控制端)连接；电压整形电路51被配置为基于可调电压源VfsmrgfAry输出控制电压，以控制第二晶体管M3导通或截止。
[0086] 第二晶体管M3的源极与上述第二节点B连接，第二晶体管M3的漏极与可调电阻Rf的第一端连接；可调电阻Rf的第二端与切换开关32的第二输出端b连接。
[0087] 可选的，第二晶体管M3可以为NMOS。
[0088] 可选的，电压整形电路51包括依次级联的偶数个反相器。其中，该偶数个反相器的输入端与上述可调电压源VfsmrgfAry连接，输出端与上述第二晶体管M3的控制端连接。
[0089] 示例性的，如图4所示，电压整形电路51包括第一反相器INV1与第二反相器INV2；第一反相器INV1的输入端与可调电压源VfsmrgfAry连接，第一反相器INV1的输出端与第二反相器INV2的输入端连接，第二反相器INV2的输出端与第二晶体管M3的栅极连接。
[0090] 在一些实施方式中，当可调电压源VfsmrgfAry的输出电压大于或等于预设电压阈值时，电压整形电路51输出第一控制电压，以控制第二晶体管M3导通；当可调电压源VfsmrgfAry的输出电压小于预设电压阈值时，电压整形电路输出第二控制电压，以控制第二晶体管M3截止。
[0091] 可以理解的是，当第一电阻R1偏大时，反熔丝检测结果显示为击穿的概率较大，由此很容易存在误检测的情况，由此，在一些实施例中，为了提高测试效率，可以只在第一电阻R1的阻值大于某个值时，再启用上述第二路电阻分压电路对反熔丝的可靠性进行检测。
[0092] 示例性的，假设第一电阻R1的阻值大于或等于1.2MΩ时，反熔丝容易存在误检测的情况，则可以在可调电压源VfsmrgfAry的输出电压大于或等于0.5V时，由电压整形电路51将可调电压源VfsmrgfAry的输出电压整形至高电平(如1V)后输出，从而可以控制第二晶体管M3导通，实现可调电阻Rf与待测熔丝31的串联，进而启用上述第二路电阻分压电路对反熔丝的可靠性进行检测。
[0093] 当可调电压源VfsmrgfAry的输出电压小于0.5V时，由电压整形电路51将可调电压源VfsmrgfAry的输出电压整形至低电平(如0V)后输出，从而可以控制第二晶体管M3截止，不再启用上述第二路电阻分压电路对反熔丝的可靠性进行检测。
[0094] 可选的，可调电阻Rf的阻值可变，例如可以是200kΩ等，本公开实施例中不做限制。
[0095] 在一些实施例中，第二电阻R2的阻值小于第一电阻R1的阻值。
[0096] 可选的，上述可调电阻Rf可以采用1个可调电阻，也可以采用多个不同阻值的并联电阻，通过选择导通不同的电阻来实现阻值的调节。
[0097] 基于上述实施例中描述的内容，参照图5，图5为本公开实施例中提供的一种可靠性检测电路的结果示意图四。在本公开一些实施例中，上述可靠性检测电路还包括多路选通开关61。
[0098] 其中，多路选通开关61的输入端与可调电压源VfsmrgfAry连接，多路选通开关61的第一输出端e分别与第一晶体管M1和M2的栅极连接，多路选通开关61的第二输出端f与电压整形电路51的输入端连接。
[0099] 在一些实施方式中，在切换开关32切换至切换开关32的第一输出端c时，多路选通开关61的输入端与多路选通开关61的第一输出端e连通；在切换开关32切换至切换开关32的第二输出端b时，多路选通开关61的输入端同时与多路选通开关61的第一输出端e和第二输出端f连通。即在启用上述第一路电阻分压电路时，可调电压源VfsmrgfAry仅为第一晶体管M1和M2的栅极供电；在启用上述第二路电阻分压电路时，可调电压源VfsmrgfAry同时为第一晶体管M1和M2的栅极以及电压整形电路51供电。
[0100] 可以理解的是，在启用上述第二路电阻分压电路时，可调电压源VfsmrgfAry输出的电压仅用于控制第二晶体管M3导通或截止，并不会对第一节点A的电压产生影响。
[0101] 基于上述实施例中描述的内容，在本公开一些实施例中，输出处理电路33被配置为：
[0102] 基于上述第一输出电压与电源电压VCC，生成第一电平信号，以及基于上述第二输出电压与电源电压VCC，生成第二电平信号；基于上述第一电平信号与第二电平信号，输出待测熔丝31的可靠性检测结果。
[0103] 其中，当上述第一电平信号与第二电平信号相同时，输出处理电路33输出第一检测结果信号，该第一检测结果信号用于指示待测熔丝31满足可靠性需求；当第一电平信号与第二电平信号不相同时，输出处理电路33输出第二检测结果信号，该第二检测结果信号用于指示待测熔丝31不满足可靠性需求。
[0104] 参照图6，图6为本公开实施例中提供的一种可靠性检测电路的结果示意图五。在本公开一些实施例中，输出处理电路33包括反相器INV3与同或逻辑门XNOR。
[0105] 其中，反相器INV3的输入端与第一节点A连接，反相器INV3的输出端与同或逻辑门XNOR的输入端连接；其中，当反相器INV3的输入端的电压大于或等于 时，反相器INV3输出低电平0；当反相器INV3的输入端的电压小于 时，反相器INV3输出高电平1。
[0106] 同或逻辑门XNOR配置为接收切换开关32切换至第一输出端c时反相器INV3输出的第一电平信号，以及切换开关32切换至第二输出端b时反相器INV3输出的第二电平信号，并基于第一电平信号与第二电平信号进行同或运算，输出待测熔丝的可靠性检测结果。
[0107] 例如，当第一电平信号与第二电平信号均为高电平1或低电平0时，则XNOR输出高电平1，表示待测熔丝31满足可靠性需求；当第一电平信号为高电平1，而第二电平信号为低电平0时，则XNOR输出低电平0，表示待测熔丝31不满足可靠性需求。
[0108] 可以理解的是，由于上述第一电平信号与第二电平信号并不是在同一时刻产生，因此，在一些实施方式中，输出处理电路33还包括触发器332；触发器332连接于反相器INV3与同或逻辑门XNOR的第一输入端j之间。
[0109] 可选的，触发器332可以为D触发器。
[0110] 可以理解的是，在R‑S锁存器的前面加一个由两个与门和一个非门构成的附加电路，即可构成D触发器。当时钟脉冲CP为1时，读入输入端D的数据并传至输出端Q；当CP为0时，根据与门“只要有一个输入端为0则输出为0”的特性，输入端D的数据被与门屏蔽了，无法到达输出端Q，不管输入端D怎样变化，输出端Q输出值都保持不变，只有等到下一个CP高电平到来时，才会把当前的值送出，这样就实现了延迟输出即暂时保存的功能。从电路的动作可以看出，时钟输入端起到控制的作用，CP为1时，能触发锁存器把输入端D的值暂时锁存起来。
[0111] 其中，本公开实施例中，触发器332的时钟脉冲可以根据检测时长而设置。
[0112] 在本公开一些实施方式中，触发器332可以用于锁存上述第一电平信号，并在接收到第二电平信号时，将第一电平信号输出至同或逻辑门XNOR的第一输入端j，以及将第二电平信号输出至同或逻辑门XNOR的第二输入端k。
[0113] 另外，在一些实施方式中，输出处理电路33还包括延迟电路331，该延迟电路331连接于触发器332与同或逻辑门XNOR的第一输入端j之间。
[0114] 其中，延迟电路331用于对上述第一电平信号进行延迟，以同步上述第一电平信号输出至同或逻辑门XNOR的第一输入端j的时间与上述第二电平信号输出至同或逻辑门XNOR的第二输入端k的时间。
[0115] 示例性的，假设在切换开关32切换至第一输出端c时，反相器INV3输出的上述第一电平信号为低电平0，则触发器332会维持同或逻辑门XNOR的第一输入端j与第二输入端k的输入信号均为低电平0，此时逻辑门XNOR输出高电平1；当切换开关32切换至第二输出端b后，若反相器INV3输出的上述第二电平信号为高电平1，此时触发器332的输出由低电平0切换至高电平1，但是，由于延迟电路331的存在，同或逻辑门XNOR的第一输入端j仍旧会保持一段时间的低电平0不变，同或逻辑门XNOR的第二输入端k则立即切换至高电平1，此时经过同或运算后XNOR输出低电平0，此时可以认为待测熔丝31不满足可靠性需求。
[0116] 同理，假设在切换开关32切换至第一输出端c时，反相器INV3输出的上述第一电平信号为低电平0，则触发器332会维持同或逻辑门XNOR的第一输入端j与第二输入端k的输入信号均为低电平0，此时逻辑门XNOR输出高电平1；当切换开关32切换至第二输出端b后，若反相器INV3输出的上述第二电平信号同样为低电平0，则此时触发器332的输出保持不变，同或逻辑门XNOR的输出信号也会保持高电平1不变，此时可以认为待测熔丝31满足可靠性需求。
[0117] 本公开实施例提供的可靠性检测电路，利用两路电阻分压电路来判断熔丝的击穿状态，并根据两路电阻分压电路的判断结果，可以准确判断出待测熔丝的可靠性，由此可以有效提升存储器的性能。
[0118] 需要说明的是，上述实施例中虽然仅仅描述了反熔丝可靠性的检测原理，但是本公开提供的上述可靠性检测电路也可应用于其它的熔丝结构，因为其它熔丝结构也是基于在击穿前后电阻发生突变这一原理工作，只需在分压计算时采用反向逻辑，即可对其它熔丝结构的可靠性进行检测。
[0119] 进一步的，基于上述实施例中所描述的内容，本公开实施例中还提供了一种存储器，该存储器包括如上述实施例中描述的可靠性检测电路，具体可以参见前述实施例中的相关描述，本实施例此处不再赘述。
[0120] 应该理解到，在本公开各个实施例中的各功能模块可以集成在一个处理单元中，也可以是各个模块单独物理存在，也可以两个或两个以上模块集成在一个单元中。
[0121] 最后应说明的是：以上各实施例仅用以说明本公开的技术方案，而非对其限制；尽管参照前述各实施例对本公开进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本公开各实施例技术方案的范围。
