[0001] 本发明涉及电路领域，特别涉及存储器电路。

[0002] EEPROM(电可擦写可编程只读存储器)和FLASH等非挥发存储器电路需要在芯片内部生成高于10V的擦写电压，利用F-N隧穿效应或沟道热电子注入(CHEI)效应对EEPROM或FLASH存储器进行擦写操作，擦写电压的大小会影响存储单元的阈值窗口，也会影响存储单元的可靠性和存储器中用于控制操作的高压电路中晶体管的可靠性。

[0003] EEPROM或FLASH存储器电路包括存储单元阵列和外围电路，外围电路包括电荷泵电路，电荷泵电路输出擦写电压，对EEPROM或FLASH存储器进行擦写操作，通常的做法是在电荷泵电路的输出端并联箝位电路，以实现对电荷泵电路输出的擦写电压的箝位。

[0004] 如图1所示，电荷泵电路101的输出端输出擦写电压VPP，对EEPROM或FLASH存储器进行擦写操作。箝位电路102并联在电荷泵电路101的输出端，对擦写电压VPP进行箝位。图1所示的箝位电路102为一个NMOS(N沟道金属氧化物场效应晶体管)晶体管，NMOS晶体管的击穿电压低于存储器高压电路中晶体管的击穿电压。NMOS晶体管的漏极耦接到电荷泵电路101的输出端，栅极、源极和衬底连接在一起，栅极、源极和衬底的公共点耦接到地电位，利用NMOS晶体管的击穿电压对电荷泵电路101的输出擦写电压VPP进行箝位，防止存储器中用于控制操作的高压电路中的晶体管被击穿。图1所示箝位电路102仅能够保证高压电路中晶体管的可靠性，无法保证存储单元的阈值窗口的稳定性和存储单元的可靠性。

[0005] 如图2所示，箝位电路202为一个二极管，二极管的阴极耦接到电荷泵电路101的输出端，阳极耦接到地电位。图2所示的箝位电路，利用二极管的击穿电压对电荷泵电路的输出擦写电压VPP进行箝位，能够保证高压电路中晶体管的可靠性，无法保证存储单元的阈值窗口的稳定性和存储单元的可靠性。

[0006] 图1和图2所示的箝位电路，NMOS晶体管和反向偏置的二极管都具有正温度系数，箝位电路受到温度的影响较大，无法在工作温度范围内实现恒定的箝位电压。

[0007] 图3所示的箝位电路302包括采样电路、带隙基准源、运算放大器OP和NMOS晶体管，采样电路对电荷泵电路101的输出擦写电压VPP进行采样，通过运算放大器与带隙基准源输出的参考电压相比较，运算放大器的输出信号控制NMOS晶体管的栅极，实现对电荷泵电路101输出电压的箝位。该箝位电路温度特性好，能够实现工作温度范围内的恒定箝位电压，但是箝位电压主要由带隙基准源决定，带隙基准源的精度受工艺影响较大，要达到较高精度需要在测试时对每个芯片进行配置，这样会增加测试成本，而且箝位电路本身的面积也较大。

[0026] 为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

[0027] 在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。

[0028] 正如背景技术部分所述，EEPROM和FLASH等非挥发存储器电路需要在芯片内部生成高于10V的擦写电压，擦写电压的大小会影响存储单元的阈值窗口，也会影响存储单元和高压电路中晶体管的可靠性。现有的采用NMOS晶体管或者二极管的箝位电路，无法同时保证存储单元的阈值窗口的稳定性、存储单元的可靠性和高压电路中晶体管的可靠性，无法实现在工作温度范围内的恒定箝位电压；采用带隙基准源的箝位电路，精度受工艺影响较大，电路面积也较大。

[0029] 针对上述缺陷，本发明提供了一种存储器电路，具有较好的温度特性，高温下箝位电压不变，低温下箝位电压略低于电荷泵电路中高压MOS晶体管的击穿电压。

[0030] 下面结合附图进行详细说明。

[0031] 如图4所示，电荷泵电路101的输出端输出擦写电压VPP，作为EEPROM或FLASH等非挥发存储器电路的擦写电压。箝位电路402并联在电荷泵电路101的输出端，对擦写电压VPP进行箝位。箝位电路402包括并联连接的过压保护模块403和箝位模块404，过压保护模块403用于在低温时保护存储器高压电路中的MOS晶体管不被过电压击穿，箝位模块404用于在高温时对电荷泵电路101的输出端输出擦写电压VPP进行箝位，保证存储单元的阈值窗口的稳定性，存储单元的可靠性和高压电路晶体管的可靠性。

[0032] 图5所示为图4所示箝位电路的一种实施例示意图，过压保护模块503包括NMOS晶体管，箝位模块504包括二极管串，NMOS晶体管的漏极耦接到电荷泵电路101的输出端和箝位模块504的第一端，NMOS晶体管的栅极、源极和衬底连接在一起，公共点耦接到箝位模块504的第二端和地电位。NMOS晶体管的栅极和源极连接在一起，通过其击穿电压对擦写电压VPP进行箝位。箝位模块504包括至少一个正向偏置的二极管和至少一个反向偏置的二极管，正向偏置二极管和反向偏置二极管的数量根据存储单元的擦写电压进行设置。

[0033] 过压保护模块503中的NMOS晶体管，其击穿电压低于存储器高压电路的MOS晶体管的击穿电压，因此NMOS晶体管可以对高压电路的MOS晶体管起到保护作用。过压保护模块503中的NMOS晶体管的数量也可以是多个，多个NMOS晶体管之间相互并联。

[0034] 箝位模块504中的反向偏置二极管，可以选用击穿电压低于存储单元的擦写电压的一个二极管，也可以选用几个反向串联的二极管，几个二极管的击穿电压之和低于存储单元的擦写电压。正向偏置二极管的型号可以与反向偏置二极管相同，也可以选用不同型号的二极管，数量可以是一个，也可以是多个，正向偏置二极管的导通电压与反向偏置二极管的击穿电压之和等于存储单元的擦写电压。由于反向偏置的二极管具有正温度系数，正向偏置的二极管具有负温度系数，正向偏置二极管补偿了反向偏置二极管的正温度系数，因此箝位电路502的箝位电压具有较好温度特性。

[0035] 图5所示过压保护模块503的NMOS晶体管仅为示意性的，而不应作为对本发明的限制，在其他实施例中可以根据实际需要进行替换，例如还可以是PMOS晶体管，PMOS晶体管的栅极和源极连接在一起，栅极、源极和衬底的公共点耦接到电荷泵电路101的输出端和箝位模块504的第一端，PMOS晶体管的漏极耦接到箝位模块504的第二端和地电位。

[0036] 图5所示箝位电路504的二极管串中的二极管仅为示意性的，而不应作为对本发明的限制，在其他实施例中可以根据实际需要进行替换，例如，正向偏置的二极管可以是栅极与漏极相连接并且衬底连接到地电位的NMOS晶体管；或者，正向偏置的二极管还可以是栅极与漏极相连接并且衬底与源极相连接的PMOS晶体管。再例如，反向偏置的二极管可以是栅极与源极相连接并且衬底连接到地电位的NMOS晶体管；或者，反向偏置的二极管还可以是栅极、源极和衬底相连接的PMOS晶体管。

[0037] 图6所示为箝位电路402的箝位电压随温度变化的示意图，虚线所示为存储器高压电路MOS晶体管的击穿电压601，实线所示为箝位电路402的箝位电压602。箝位电路402的箝位电压602分为两部分，斜线部分表示在低温下，箝位电压由过压保护模块403中的MOS晶体管决定，MOS晶体管的击穿电压始终低于存储器高压电路中MOS晶体管的击穿电压，可有效保护高压电路中MOS晶体管长期可靠的工作；直线部分表示高温下，箝位电压由箝位模块404决定，箝位电压几乎不变，保证存储单元不会因为擦写电压过高而使可靠性下降，并且保证存储单元阈值窗口的稳定性。

[0038] 根据本发明的一个实施例，过压保护模块403的MOS晶体管可以是环形栅MOS晶体管，图7所示为环形栅MOS晶体管的栅极结构图，阴影区域为栅极701，空白区域为有源区702。环形栅结构的MOS晶体管对击穿电压具有调制作用，其击穿电压较普通MOS晶体管略低，温度系数与普通MOS晶体管相同，且具有工艺补偿作用，即击穿电压随工艺的变化方向与普通MOS晶体管相同，因此环形栅MOS晶体管的型号可以与存储器高压电路中MOS晶体管相同。用环形栅结构的MOS晶体管做箝位电路，有效保护存储器高压电路中MOS晶体管，可保证高压电路MOS晶体管工作电压低于其击穿电压，增长其工作寿命。

[0039] 虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。