[0001] 本发明涉及电气设备技术领域，具体为一种检测电路。

[0002] 浪涌电流是指电源接通瞬间或是在电路出现异常情况下产生的远大于稳态电流的峰值电流或过载电流。供电系统浪涌的来源分为外部(雷电原因)和内部(电气设备启停和故障等)。雷击引起的电涌危害最大，在雷击放电时，以雷击为中心1.5～2km范围内，都可能产生危险的过电压。抗雷击浪涌能力是电子设备的关键指标之一。特别是对于雷电多发的户外或者电网不稳定的应用场景，对雷击浪涌的保护就更为重要。

[0003] 雷击浪涌保护分为两部分，其一是雷击浪涌事件的检测触发，其二是针对不同应用的电路保护动作。其中雷击浪涌事件的检测触发是其核心技术难点。

[0004] 在现有技术中，常规雷击浪涌的检测通过检测输入信号的上升斜率、幅度等来实现保护功能的触发。如图1所示，可以直接检测输入信号VIN的幅度来判断是否发生雷击浪涌。具体来说，利用Vref参考电路来检测输入信号VIN的幅度，进一步进行对比，判断出是否发生雷击浪涌。如图2所示，也可以通过检测输入信号VIN的斜率来判断是否发生雷击浪涌，具体来说，利用Vref参考电路获取输入信号VIN的斜率，进一步进行对比，判断出是否发生雷击浪涌。

[0005] 以上两种检测方法都能正常检测到雷击信号，但是满足幅度或斜率条件的噪声干扰也同样能被检测到，从而导致系统应用中误触发雷击保护动作，严重影响正常使用。

[0036] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

[0037] 本发明的实施方式提供了检测电路100，图3为本发明实施方式的检测电路的电路图，基于图3进行详细说明。

[0038] 如图3所示，本发明的检测电路100包括第一比较电路1、第二比较电路2、延时电路3、锁存器4以及判断电路5。

[0039] 第一比较电路1包括比较电容C、比较电阻R和第一比较器11，第一比较器11包括同相输入端(+)即第一输入端、反相输入端(‑)即第二输入端和输出端。

[0040] 如图3所示，为了检测雷击浪涌或者噪声干扰，输入信号VIN经过比较电容C被输入至第一输入端。第一比较电路1作为斜率检测电路起作用，利用比较电容C充放电时的dV/dT的变化而获取输入信号VIN即输入电压的上升斜率。第二输入端被输入第一参考值Vref1，当输入信号VIN的上升斜率超过第一参考值Vref1时，从输出端输出高电平(浪涌触发＝1)。

[0041] 第二比较电路2包括第一输入端、第二输入端和输出端，即为第二比较器22的同相输入端(+)、反相输入端(‑)和输出端。

[0042] 输入信号VIN被输入至第二比较电路2的第一输入端。第二比较电路2的第二输入端被输入第二参考电压Vref2，输入信号VIN与第二参考电压Vref2的比较结果，例如，输入信号VIN大于第二参考电压Vref2时，第二比较器22的输出值为高电平，输入信号VIN小于第二参考电压Vref2时，第二比较器22的输出值为低电平，比较结果即高/低电平从输出端输出至后述的多个锁存器4。

[0043] 延时电路3的输入端与第一比较电路1的输出端连接且包括多个输出端、如第一输出端31、第二输出端32、第三输出端33。延时电路3接收从输出端输出的高电平并输出延迟信号，每个延迟信号的延迟时间不同。当输入信号VIN的上升斜率大于第一参考值Vref1时，第一比较电路11输出高电平，延时电路3的输入端接收到该高电平信号，触发延时动作，因此延时电路3相应地从第一输出端31、第二输出端32、第三输出端33输出多路不同延迟时间的延迟信号至后述的锁存器4。

[0044] 锁存器4包括第一锁存器41、第二锁存器42以及第三锁存器43等，每个锁存器4的输入端均与第二比较电路2的输出端连接，输出端43与后述的判断电路5连接。同时，第一锁存器41、第二锁存器42以及第三锁存器43的输入端分别与延时电路3的第一输出端31、第二输出端32、第三输出端33连接。

[0045] 判断电路5是与门电路，在来自第一锁存器41、第二锁存器42以及第三锁存器43的读取结果都为高的情况下，触发雷击浪涌保护机制。

[0046] 下面，对于检测电路100的检测过程进行具体说明。

[0047] 首先，输入信号VIN经过比较电容11被输入至第一比较器11的同相输入端，在此输入信号VIN是指输入电压。利用比较电容11的特性即充放电时的dV/dT的变化，使得交流电压被输出，即输入电压呈波形而上升或下降。由于第一比较器11的反相输入端被输入第一参考值Vref1，在本实施方式中，第一参考值Vref1为a。当输入信号VIN的上升斜率超过第一参考值Vref1时，从第一比较电路1的输出端输出高电平(浪涌触发＝1)。第一参考值Vref1可预先设定或者随实际需要而调整。

[0048] 其中，输入信号VIN的上升斜率*R*C后与第一参考值Vref1比较。比较电容C、比较电阻R数值固定的情况下，第一参考值Vref1越小，斜率检测越灵敏。例如，比较电容C为10pF，比较电阻R为100K，系统若需要大于100V/us的斜率能被检测到，那么第一比较电路1的第一参考值Vref1＝100V/uS*R*C，即第一参考值Vref1＝100V/us。在第一比较电路1进行比较即作为斜率检测电路起作用的同时，输入信号VIN也被输入至第二比较电路2的第一输入端即第二比较器22的同相输入端。第二比较器22的反相输入端被输入第二参考电压Vref2，在本实施方式中，第二参考电压Vref2为检测电路的输入电压的额定值的1.1‑1.6倍。其中，具体的倍数关系取决于检测灵敏度要求，以下以1.2倍为例。输入电压VIN的额定值为220V，及其交流输入的最大值为310V，第二参考电压Vref2即可设定为310V的1.2倍，第二参考电压Vref2为372V。第二比较器22的输出值为输入信号即输入电压VIN与第二参考电压Vref2的比较结果，在输入电压为220V时，220V小于第二参考电压Vref2(372V)，输出低电平(0)，在输入电压为
600V时，372V大于第二参考电压Vref2(372V)，输出高电平(1)。第二参考电压Vref2可预先设定或者随实际需要而调整。

[0049] 延时电路3接收从第一比较电路1的输出端输出的高电平并输出延迟信号至锁存器4。更具体地，检测到异常电压，即当输入信号VIN的上升斜率大于第一参考值Vref1时，第一比较电路1的输出端输出高电平，延时电路3的输入端接收到该高电平信号，触发延时动作，因此延时电路3相应地从第一输出端31、第二输出端32、第三输出端33输出多路不同延迟时间的延迟信号至后述的锁存器4，例如第一输出端31的延迟信号的延迟时间为20ns；例如第二输出端32的延迟信号的延迟时间为50ns；例如第三输出端33的延迟信号的延迟时间为100ns。

[0050] 锁存器4包括连接延时电路3的第一输出端31第一锁存器41、包括连接延时电路3的第二输出端32的第二锁存器42以及包括连接延时电路3的第三输出端33的第三锁存器43。锁存器4是一种对脉冲电平敏感的存储单元电路，能够将信号暂存以维持某种电平状态，从而为判断电路5提供判断依据。

[0051] 延时电路3的第一输出端31、第二输出端32、第三输出端33输出多路不同延迟时间(20ns、50ns及100ns)的延迟信号至后述的第一锁存器41、第二锁存器42以及第三锁存器43。若在0ns时，检测到异常电压1000V，即当输入信号VIN的上升斜率大于第一参考值Vref1，延时电路3被触发开始工作，并在随后的20ns、50ns及100ns时触发分别第一锁存器41、第二锁存器42以及第三锁存器43，第一锁存器41记录并维持输出第二比较电路2在20ns时的输出值，第二锁存器42记录并维持输出第二比较电路2在50ns时的输出值，第三锁存器43记录并维持输出第二比较电路2在100ns时的输出值。

[0052] 从原理上来说，本申请的发明人发现，在雷击浪涌触发时，受扰动的电压快速上升至峰值，随后缓慢下降。在0s时，雷击浪涌使输入信号VIN达到1000V，延时电路3被触发开始工作，由于电压缓慢下降，在随后的20ns、50ns及100ns时，输入信号VIN可能为900V、800V及600V，始终高于第二参考电压Vref2(372V)，即在随后的20ns、50ns及100ns时，第二比较电路
22的输出值始终为高电平(1)，第一锁存器41、第二锁存器42以及第三锁存器43均记录并持续输出高电平(1)。

[0053] 与之相对，噪声干扰的信号往往是以极快的速率上升随后快速下降。因此可以在信号快速上升期间触发检测机制，随后每间隔一定时间或连续时间采样该信号，当输入信号VIN的上升斜率大于第一参考值Vref1时，利用输出的多路延迟信号进行后续判断。在0s时，噪声干扰同样能够使瞬时输入信号VIN达到1000V，延时电路3被触发开始工作，由于电压快速下降，在随后的20ns、50ns及100ns时，输入信号VIN可能为800V、600V及300V，在20ns、50ns时高于第二参考电压Vref2(372V)，即在20ns、50ns时，第二比较电路22的输出值始终为高电平(1)，第一锁存器41、第二锁存器42记录并持续输出高电平(1)；在100ns时低于第二参考电压Vref2(372V)，即在100ns时，第二比较电路22的输出值为低电平(0)，第三锁存器43记录并持续低电平(0)。

[0054] 需要说明的是，在本实施方式中，延时电路3具有第一输出端31、第二输出端32、第三输出端33，但并不限定于此，输出端的数量可以根据采样的时机以及实际需要而灵活调整。

[0055] 第一锁存器41、第二锁存器42以及第三锁存器43均与后述的判断电路5连接。

[0056] 判断电路5是与门电路，其判断逻辑为：“全1为1，有0为0”，只有在来自第一锁存器41、第二锁存器42以及第三锁存器43的读取结果都为高电平(1)的情况下，判断电路5的输出才会是高电平(1)，即才会触发雷击浪涌保护机制。在上述的两种情况下，雷击浪涌的电压峰值后下降缓慢，能够在一段时间内保持高电压，使得在各个延时时间下，输入信号VIN始终高于第二参考电压Vref2(372V)，从而使各个延时时间下锁存器4记录的第二比较电路22的输出值始终为高电平(1)，即判断电路5的全部输入值均为高电平(1)，以保证判断电路5的输出值为高电平(1)，从而触发雷击浪涌保护机制。而达到峰值后电压值会迅速下降的噪声干扰，无法维持高电压，输入信号VIN一旦低于第二参考电压Vref2(372V)，第二比较电路22的输出值为低电平(0)，该低电平(0)即被后续触发的锁存器4记录，使得有低电平(0)信号输入判断电路5，判断电路5也会输出低电平(0)，从而避免雷击浪涌保护机制被误触发。

[0057] 以上仅为本发明的较佳实施方式而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。