[0001] 本实用新型涉及信号传输领域，特别涉及一种差分信号传输总线电路。

[0002] 数据总线用于传送数据信息。数据总线是双向三态形式的总线，即它既可以把CPU的数据传送到存储器或输入输出接口等其它部件，也可以将其它部件的数据传送到CPU。数据的含义是广义的，它可以是真正的数据，也可以是指令代码或状态信息，有时甚至是一个控制信息，因此，在实际工作中，数据总线上传送的并不一定仅仅是真正意义上的数据。传统总线数据传输方式中两根线中，有一根信号线和一根地线，只有信号线能传输数据，其传输的数据量较小，传输的速率较低，设备繁多，布线较为复杂，不能及时监测总线电平。传统总线数据传输时，容易出现总线冲突反应速度慢，导致数据累积和数据丢失的问题。实用新型内容

[0003] 本实用新型要解决的技术问题在于，针对现有技术的上述缺陷，提供一种能及时监测总线电平，能解决总线数据传输时总线冲突反应速度慢、导致数据累积和数据丢失的问题的差分信号传输总线电路。

[0004] 本实用新型解决其技术问题所采用的技术方案是：构造一种差分信号传输总线电路，包括CPU、TTL转差分电路、总线冲突控制电路和差分发送控制电路，所述TTL转差分电路分别与所述CPU、总线冲突控制电路和差分发送控制电路连接，所述TTL转差分电路包括差分信号芯片、第一电阻、第二电阻、第三电阻、第四电阻、第一瞬态抑制二极管和第二瞬态抑制二极管，所述差分信号芯片的RXD引脚与所述CPU的接收引脚连接，所述差分信号芯片的TXD引脚与所述CPU的发送引脚连接，所述差分信号芯片的R/DE引脚与所述差分发送控制电路连接，所述差分信号芯片的第八引脚与所述第三电阻的一端连接，所述差分信号芯片的第七引脚分别与所述第四电阻的一端、第二电阻的一端和第二瞬态抑制二极管的阴极连接，所述差分信号芯片的第六引脚分别与所述第三电阻的另一端、第一瞬态抑制二极管的阴极和第一电阻的一端连接，所述第四电阻的另一端接地，所述差分信号芯片的第五引脚分别与所述第一瞬态抑制二极管的阳极和第二瞬态抑制二极管的阳极连接并接地，所述第一电阻的另一端与总线正极和总线冲突控制电路连接，所述第二电阻的另一端与总线负极连接。

[0005] 在本实用新型所述的差分信号传输总线电路中，所述总线冲突控制电路包括第五电阻、第六电阻、第七电阻、第一电容、第三瞬态抑制二极管、直流电源、第一三极管、第八电阻和第四二极管，所述第五电阻的一端与所述第一电阻的另一端连接，所述第五电阻的另一端分别与所述第一电容的一端、第三瞬态抑制二极管的阴极和第六电阻的一端连接，所述第六电阻的另一端分别与所述第七电阻的一端和第一三极管的基极连接，所述第一三极管的集电极分别与所述第七电阻的另一端、直流电源和第四二极管的阴极连接，所述第一三极管的发射极分别与所述第八电阻的一端和第四二极管的阳极连接，所述第一电容的另一端、第三瞬态抑制二极管的阳极和第八电阻的另一端均接地。

[0006] 在本实用新型所述的差分信号传输总线电路中，所述差分发送控制电路包括第九电阻、第二电容、第十电阻、第十一电阻、第二三极管、第三电容和第十二电阻，所述第九电阻的一端和第二电容的一端均与所述CPU连接，所述第二电容的另一端通过所述第十电阻分别与所述第十一电阻的一端和第二三极管的基极连接，所述第二三极管的发射极分别与所述第九电阻的另一端和第十一电阻的另一端连接，所述第二三极管的集电极分别与所述第三电容的一端、第十二电阻的一端和所述差分信号芯片的R/DE引脚连接，所述第三电容的另一端和第十二电阻的另一端均接地。

[0007] 在本实用新型所述的差分信号传输总线电路中，所述第一三极管为PNP型三极管。

[0008] 在本实用新型所述的差分信号传输总线电路中，所述第二三极管为PNP型三极管。

[0009] 实施本实用新型的差分信号传输总线电路，具有以下有益效果：由于设有CPU、TTL转差分电路、总线冲突控制电路和差分发送控制电路，TTL转差分电路包括差分信号芯片、第一电阻、第二电阻、第三电阻、第四电阻、第一瞬态抑制二极管和第二瞬态抑制二极管，第一电阻和第二电阻为限流电阻，多机占用总线时，总线两端，一端为高电平，一端为低电平时起到限制电流的作用；第一瞬态抑制二极管和第二瞬态抑制二极管用于抑制总线上的电位，保护差分信号芯片，本实用新型利用差分信号传输距离长、可靠性高的特点，应用于小数据量、低速率、设备繁多、布线复杂的总线数据传输场合，本实用新型能及时监测总线电平，能解决总线数据传输时总线冲突反应速度慢、导致数据累积和数据丢失的问题。

[0017] 下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

[0018] 在本实用新型差分信号传输总线电路实施例中，该差分信号传输总线电路的结构示意图如图1所示。图1中，该差分信号传输总线电路包括CPU1、TTL转差分电路2、总线冲突控制电路3和差分发送控制电路4，其中，TTL转差分电路2分别与CPU1、总线冲突控制电路3和差分发送控制电路4连接。

[0019] TTL转差分电路2用于将TTL电平信号转换为差分信号，总线冲突控制电路3用于对总线冲突做出快速反应，差分发送控制电路4用于解决设备CPU故障咬死总线的问题。

[0020] 图2为本实施例中TTL转差分电路的电路原理图，图2中，该TTL转差分电路2包括差分信号芯片U1、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一瞬态抑制二极管D1和第二瞬态抑制二极管D2，差分信号芯片U1的RXD引脚与CPU1的接收引脚连接，差分信号芯片U1的TXD引脚与CPU1的发送引脚连接，差分信号芯片U1的R/DE引脚与差分发送控制电路4连接，差分信号芯片U1的第八引脚与第三电阻R3的一端连接，差分信号芯片U1的第七引脚分别与第四电阻R4的一端、第二电阻R2的一端和第二瞬态抑制二极管D2的阴极连接，差分信号芯片U1的第六引脚分别与第三电阻R3的另一端、第一瞬态抑制二极管D1的阴极和第一电阻R1的一端连接，第四电阻R4的另一端接地，差分信号芯片U1的第五引脚分别与第一瞬态抑制二极管D1的阳极和第二瞬态抑制二极管D2的阳极连接并接地，第一电阻R1的另一端与总线正极BUS+和总线冲突控制电路3连接，第二电阻R2的另一端与总线负极BUS-连接。

[0021] 第一电阻R1和第二电阻R2均为限流电阻，多机占用总线时，总线两端，一端为高电平，一端为低电平时，起到限制电流的作用；第一瞬态抑制二极管D1和第二瞬态抑制二极管D2用于抑制总线上的电位，保护差分信号芯片U1。

[0022] 差分传输是一种信号传输的技术，区别于传统的一根信号线一根地线的做法，差分传输在这两根线上都传输信号，这两个信号的振幅相同，相位相反。在这两根线上的传输的信号就是差分信号。由于传输线使用双绞线，具有极强的抗共模干扰的能力，总线收发器灵敏度很高。本实用新型利用差分信号传输距离长、可靠性高的特点，能及时监测总线电平，能解决总线数据传输时总线冲突反应速度慢、导致数据累积和数据丢失的问题。

[0023] 图3为本实施例中总线控制流程图。数据传输由空闲、读及写三个状态构成。空闲状态向读状态或写状态转化由端口中断驱动，外部中断启动读过程，软件中断启动写过程。一次外部中断读取一个8位字节，有利于保证数据同步，读取多个字节组成一帧会话。每次发送都延时一个随机时间，错开多机发送数据的时机，能减少同时占用总线的机会。一次软件中断发送一帧会话。发送高电平位时，判断总线冲突，总线冲突后会话中断，重回到空闲状态，等待下一次发送。

[0024] 图4为本实施例中总线冲突控制电路的电路原理图；图4中，总线冲突控制电路3包括第五电阻R5、第六电阻R6、第七电阻R7、第一电容C1、第三瞬态抑制二极管D3、直流电源VCC、第一三极管Q1、第八电阻R8和第四二极管D4，其中，第五电阻R5的一端与第一电阻R1的另一端连接，第五电阻R5的另一端分别与第一电容C1的一端、第三瞬态抑制二极管D3的阴极和第六电阻R6的一端连接，第六电阻R6的另一端分别与第七电阻R7的一端和第一三极管Q1的基极连接，第一三极管Q1的集电极分别与第七电阻R7的另一端、直流电源VCC和第四二极管D4的阴极连接，第一三极管Q1的发射极分别与第八电阻R8的一端和第四二极管D4的阳极连接，第一电容C1的另一端、第三瞬态抑制二极管D3的阳极和第八电阻R8的另一端均接地。

[0025] 多机同时占用总线时，产生总线冲突。总线正极BUS+取自总线，当发送高电平位时，正常状态下，总线上电平为高，BUSIN为低。多机同时占用总线，一方发送高电平位，另一方发送低电平位时，总线电平处于直流电源VCC至VCC/2之间，适当调整第五电阻R5、第六电阻R6和第七电阻R7的电阻值，BUSIN电平为高，可判定总线冲突。

[0026] 本实施例中，第一三极管Q1为PNP型三极管。当然，在实际应用中，第一三极管Q1也可以采用NPN型三极管，但这时电路的结构也要相应发生变化。

[0027] 图5为本实施例中总线冲突快速反应控制流程图。

[0028] 图6为本实施例中差分发送控制电路的电路原理图，图6中，该差分发送控制电路4包括第九电阻R9、第二电容C2、第十电阻R10、第十一电阻R11、第二三极管Q2、第三电容C3和第十二电阻R12，其中，第九电阻R9的一端和第二电容C2的一端均与CPU1连接，第二电容C2的另一端通过第十电阻R10分别与第十一电阻R11的一端和第二三极管Q2的基极连接，第二三极管Q2的发射极分别与第九电阻R9的另一端和第十一电阻R11的另一端连接，第二三极管Q2的集电极分别与第三电容C3的一端、第十二电阻R12的一端和差分信号芯片U1的R/DE引脚连接，第三电容C3的另一端和第十二电阻R12的另一端均接地。

[0029] 图2中，当差分信号芯片U1的R/DE引脚为高电平时，差分信号芯片U1进入发送状态，占用总线.在复杂的电磁环境中，CPU1常常会进入僵死状态，如果此时在发送状态，将长期占用总线，使整个系统崩溃。图6中，发送状态下，CPU1在R/DEK施于一个恰当频率的矩形脉冲，在第二电容C2、第二三极管Q2与第三电容C3的作用下，R/DE将得到一个稳定的高电平，维持发送状态。

[0030] 如果CPU1因故进入僵死状态，R/DEK将不再有矩形脉冲，不管CPU1控制脚是高电平还是低电平，第三电容C3通过第十二电阻R12放电完后，R/DE都为低电平，自动地释放总线。

[0031] 适当地调整第三电容C3与第十二电阻R12的值，R/DE将获得一个合适的延时时间。传统技术中，某个设备占用了总线，其它设备就不能再利用总线发送数据；在复杂的电磁环境下，CPU有可能崩溃而不释放总线，导致总线失效。本实用新型使用耦合电容(即第二电容C2)技术，解决了这个问题。

[0032] 本实施例中，第二三极管Q2为PNP型三极管。当然，在实际应用中，第一三极管Q1也可以采用NPN型三极管，但这时电路的结构也要相应发生变化。

[0033] 总之，本实用新型利用差分信号传输距离长、可靠性高的特点，应用于小数据量、低速率、设备繁多、布线复杂的总线数据传输场合，本实用新型能及时监测总线电平，能解决总线数据传输时总线冲突反应速度慢、导致数据累积和数据丢失的问题。

[0034] 以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。