技术领域
[0001] 本实用新型涉及无线通信领域，尤其是涉及一种基于FPGA的软件无线电多天线接收装置。
相关背景技术
[0002] 随着社会经济的不断发展，无线通信技术的发展正向着无线宽带化的方向前进。多天线技术，可以很好地实现无线信号在空间、时间、频率等多个维度上联合的处理和调度，从而大幅提升无线通信的传输速率，目前被越来越多的通信系统所采用。
[0003] 软件无线电，是基于软件定义的无线通信协议而非通过硬件连线实现。软件无线电技术实现的通信系统可以很地改变其软件架构、通信协议、接口、性能参数而无需更换硬件，因此具备高度的灵活性和可重配置性，能够很好地适用于各类无线通信环境。
[0004] FPGA（Field-Programmable Gate Array，现场可编程门阵列）是一种由门阵列构成的电子器件，可以通过综合与布局，得到用户想要的电路结构。实际应用当中，FPGA灵活的硬件结构和编程形式，使其成为实现软件无线电的首选技术，也是本设计所选用的方案。实用新型内容
[0005] 本实用新型的目的就是为了克服上述现有技术存在的缺陷而提供一种基于FPGA的软件无线电多天线接收装置，利用软件无线电和FPGA技术，具有灵活性高、可重配置性高、适用性强等优点。
[0006] 本实用新型的目的可以通过以下技术方案来实现：
[0007] 一种基于FPGA的软件无线电多天线接收装置，包括多组天线接收单元，每组天线接收单元均包括依次连接的接收天线、带通滤波器、射频电路和数字基带接收电路，所述数字基带接收电路包括FPGA主控芯片、串并转换电路、去除循环前缀电路、FFT变换电路、并串转换电路、信道估计电路、信号检测电路、信道解码电路和信源解码电路，所述串并转换电路、去除循环前缀电路、FFT变换电路、并串转换电路、信道估计电路、信号检测电路、信道解码电路和信源解码电路依次连接，所述FPGA主控芯片分别连接信道估计电路、信号检测电路、信道解码电路和信源解码电路，所述射频电路连接串并转换电路。
[0008] 所述数字基带接收电路还包括分别连接FPGA主控芯片的扩展RAM芯片、扩展ROM芯片、GPS模块和USB接口电路。
[0009] 所述扩展RAM芯片的型号为MT41J256M16HA。
[0010] 所述USB接口电路包括相连接的USB接口和USB转串口芯片，所述USB转串口芯片连接FPGA主控芯片，所述USB转串口芯片的型号为FT232HL。
[0011] 所述FPGA主控芯片的型号为ZYNQ 7030。
[0012] 与现有技术相比，本实用新型具有以下优点：数字基带接收电路采用FPGA作为主控芯片进行实现，并设计了数字基带接收电路的系统架构，具备灵活性高、可重配置性高、可扩展能力强等特点，可以适用于多种无线通信环境，具备宽广的应用前景。
具体实施方式
[0019] 下面结合附图和具体实施例对本实用新型进行详细说明。本实施例以本实用新型技术方案为前提进行实施，给出了详细的实施方式和具体的操作过程，但本实用新型的保护范围不限于下述的实施例。
[0020] 如图1和图2所示，一种基于FPGA的软件无线电多天线接收装置包括多组天线接收单元，每组天线接收单元均包括依次连接的接收天线1、带通滤波器2、射频电路3和数字基带接收电路4，数字基带接收电路4包括FPGA主控芯片401、串并转换电路402、去除循环前缀电路403、FFT变换电路404、并串转换电路405、信道估计电路406、信号检测电路407、信道解码电路408和信源解码电路409，串并转换电路402、去除循环前缀电路403、FFT变换电路404、并串转换电路405、信道估计电路406、信号检测电路407、信道解码电路408和信源解码电路409依次连接，FPGA主控芯片401分别连接信道估计电路406、信号检测电路407、信道解码电路408和信源解码电路409，射频电路3连接串并转换电路402。
[0021] 数字基带接收电路4还包括分别连接FPGA主控芯片401的扩展RAM芯片410、扩展ROM芯片411、GPS模块412和USB接口电路413。数字基带接收电路4以FPGA Xilinx ZYNQ 7030为FPGA主控芯片401，扩展ROM芯片411负责扩展ZYNQ 7030的程序存储空间，扩展RAM芯片410负责扩展ZYNQ 7030的数据存储空间，扩展RAM芯片410的型号为MT41J256M16HA，图3所示为ZYNQ 7030芯片中对应外扩DDR3 RAM电路的引脚连线，图4所示为DDR3 RAM芯片MT41J256M16HA电路的引脚连线，GPS模块412负责为ZYNQ 7030提供位置信息，USB接口电路
413包括相连接的USB接口和USB转串口芯片，USB转串口芯片连接FPGA主控芯片401，USB转串口芯片采用FT232HL芯片实现FPGA与外部的通信，如图5所示，FT232HL芯片中引脚13-16对应连接FPGA主控芯片401。带通滤波器2、射频电路3、串并转换电路402等可由市场上购买得到。
[0022] 本实施例中，设置两组天线接收单元A、B。在进行数据接收时，接收机首先从两根接收天线1上分别接收无线信号，接收到信号再通过带通滤波器2进行带通滤波，其中天线接收单元A中接收天线1接收的信号通过中心频率为第1个子载波频率的带通滤波器2，天线接收单元B中接收天线1接收的信号通过中心频率为第2个子载波频率的带通滤波器2，经过滤波后的信号再经过射频电路3进行解调、模数转换处理得到数字信号 、 后再进入数字基带接收电路4内部，串并转换电路402先对接收到的数字信号进行串并转换，然后通过去除循环前缀电路403去除循环前缀，再经由FFT变换电路404进行FFT变换，再经过并串转换电路405得到串行码流。串行码流首先通过信道估计电路406进行信道估计，信道估计程序预先存储于FPGA主控芯片401内，由FPGA主控芯片401控制信道估计的方式。进行完信道估计后，码流再经过信号检测电路407进行信道均衡对信道响应进行相应的补偿，信号检测程序预先存储于FPGA主控芯片401内，由FPGA主控芯片401控制信号检测的方式。经过信号检测后的码流再经由信道解码电路408进行信道解码，信道解码程序预先存储于FPGA主控芯片401内，由FPGA主控芯片401控制信道解码的方式。经过信道解码后的码流再经过信源解码电路409，信源解码程序预先存储于FPGA主控芯片401内，由FPGA主控芯片401控制信源解码的方式，经过信源解码后最终得到原始码流 、 。FPGA主控芯片401可灵活配置不同控制方式用于无线电信号接收的数据处理。
