技术领域
[0001] 本发明属于通信技术领域，具体涉及一种低密度奇偶校验码（Low Density Parity Check Code，LDPC）的译码方法。
相关背景技术
[0002] 随着通信技术的发展，对通信系统的吞吐量和可靠性的要求越来越高，传统的信道编码如卷积码等越来越难以满足这些要求。通过采用低密度奇偶校验码（LDPC）能有效降低通信系统误码率，同时具有较高的译码速度，以满足先进通信系统的要求。LDPC码运用范围广，能适用于各种不同的通信环境，在无线通信，有线通信，甚至卫星通信中都有广泛的应用前景。总之，低密度奇偶校验码（LDPC）是一种极具潜力的通信信道编码解决方案。
[0003] LDPC译码方法对于LDPC码的应用是非常重要的。LDPC码通常采用置信传播（Belief Propagation，BP）方法译码。在传统的BP方法中，译码信息在校验节点（Check Node）和变量节点（Value Nodes）中来回传递更新。但是传统BP方法运算复杂度较高，最终导致译码器硬件结构复杂，不利于LDPC码的运用。对于BP方法的改进，如最小和算法（Min-Sum）能减少BP方法中的非线性运算，或者如层调度方法（Layered Decoding）能减少BP方法中使用的信息存储空间。此外，还有如QC-LDPC码等改进，该类码的译码矩阵能提高译码器并行程度。
[0004] 即使存在这些改进，LDPC译码方法仍然不算简单，其最终的译码器硬件结构仍然较复杂。突出表现在译码信息存储空间大，信息处理复杂，硬件布局布线困难。译码信息的存储空间、复杂程度和信息的量化方式息息相关。如果能减少译码信息的量化位宽，同时又不影响译码性能，就能大幅减少译码器复杂度。
具体实施方式
[0016] 下面结合附图进一步描述本发明。
[0017] 采用本发明所述方法的译码器实现如图2所示。
[0018] 在图2中，V_RAM表示用于存储变量节点信息V的内存，U_RAM表示用于存储校验节点信息u的内存。V_RAM采用了乒乓结构，2组内存轮流替换使用，提高系统吞吐率。图2中的运算单元首先用于更新译码信息。在一次迭代中，运算单元从V_RAM与U_RAM中读取等待被更新的译码信息，然后采用Min-Sum或其他方法获得新的V 和u，最后把更新后的译码信息存回V_RAM和U_RAM。为了实现动态量化，运算单元在更新V的同时还判断V的绝对值是否大于0.9lv。并根据判断结果，通知自适应估计单元是否增大Pv的值。图2中的自适应估计单元用于对Pv进行计数，运算单元每检测到一个绝对值大于0.9lv的更新后的V，Pv就增加1。控制单元从自适应估计单元中读取Pv计数结果，并与阈值相比较，判断是否执行量化范围扩大。如果判断执行，控制单元则通知运算单元在下一次迭代前对所有的V和u执行一次乘以因子1/β 的运算，即完成一次量化范围的扩大，并同时调整lv的参考值。由此，实现一次译码迭代，经过多次反复的译码迭代后，码字向正确的结果收敛。控制单元还负责给出读写V_RAM和U_RAM时的地址信息，监视校验判决单元的执行等。
[0019] 译码器还应该包括其他一些辅助模块。其中，桶形移位器用于常用的QC-LDPC码中对单位阵的变换操作。变换参数由控制单元给出。判决校验单元用于判断译码是否成功，如成功则把译码结果输出给缓存输出。缓存输出用于把最终译码结果输出给通信系统的下一级。
[0020] 图3进一步详细列出了运算单元的结构图。运算单元首先从内存中读取V和u 的值。其次如图2中左边虚线框所示：当控制单元通知运算单元扩大信息量化范围时，被读取的V 和u 乘以1/β，然后通过2选1选择器输出至下一级；如无需扩大信息量化范围，则V和u通过2选1选择器直接输出至下一级。下一级中，译码信息V和u相加后根据Min-Sum方法或BP方法得到更新后的值，即new V和new u。.图2中，右边的虚线框图用于检测new V 是否接近量化饱和，检测的标准是new V的绝对值是否大于0.9lv。并把检测结果输出给自适应估计单元用于计数Pv。
