[0001] 本申请涉及电路领域，特别是涉及一种基准电压电路。

[0002] 带隙基准电压源是将电压源的电压转化为基准电压的设备，但是，电压源产生电压波动或者温度变化均会对输出的基准电压产生影响。以电压波动为例，为了减少电压波动对于输出的基准电压的影响，需要提高带隙基准电压源中的电源抑制(Power Supply Rejection，PSR)能力。

[0003] 相关技术中，可以通过多种方式提高带隙基准电压源的PSR能力。例如，可以通过提高带隙基准电压源中的运算放大器的增益，提高PSR能力，但该方法只能减少部分电压波动对输出的基准电压的影响。或者，还可以在电压源与带隙基准电压中增加预稳压电路，通过预稳压电路可以减少电压波动对输出的基准电压的影响，提高PSR能力，但该方法的结构较为复杂。又或者，还可以通过调节电流镜的属性特征提高PSR能力，但是该方法受到工艺加工精度的限制，实现过程较为复杂。

[0004] 因此，亟需一种结构简单、PSR能力较强、实现过程简单的基准电压电路。

[0059] 为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

[0060] 在对本申请的实施例介绍之前，首先对本申请的技术背景进行介绍。

[0061] 随着集成电路精度的不断提高，所有的集成电路都需要一个更加精确的基准电压源来提供偏置电压以保证芯片的性能。基准电压源在为集成电路提供电压基准与偏置时，需要提高基准电压源的PSR能力，才能对电压源产生的电压波动进行抑制，以使基准电压源可以输出更加稳定的基准电压。

[0062] 相关技术中，可以通过多种方式提高基准电压源的PSR能力，例如，可以通过提高基准电压源中运算放大器的开环增益来提高PSR能力，但是通过该方式得到的基准电压只能提高部分PSR能力。为了进一步提高PSR能力，在提高运算放大器的开环增益的基础上，在电压源与基准电压源之间增加一个预稳压电路，通过该预稳压电路减少电压波动对于基准电压源输出电压的影响，但是，增加预稳压电路后，该基准电压源的结构更加复杂。另外，还可以通过调节电流镜属性特征提高PSR能力，但是该方法受到工艺加工精度的限制，实现过程较为复杂。

[0063] 为了简化基准电压源的结构、提高PSR能力，本方案提出一种基准电压电路，接下来对本申请提供的基准电压电路11的技术方案进行详细介绍。

[0064] 在一个实施例中，图1提供了一种基准电压电路示意图，该基准电压电路11包括基准电流电路12、电压补偿电路13和基准电压输出电路14；基准电流电路12的第一端和基准电压输出电路14的第一端均与电压源VDD连接，基准电流电路12的第二端和基准电压输出电路14的第二端均与电压补偿电路13连接；电压补偿电路13用于补偿基准电压输出电路14的第二端的电压，使得基准电压输出电路14的第二端的电压与基准电流电路12的第二端的电压之间的误差小于预设电压阈值。

[0065] 在本实施例中，由于电压源VDD在输出电压时，会受到各种不可控因素的干扰，会造成电压源VDD输出的电压存在扰动，从而导致基准电压输出电路14输出的基准电压受到影响，因此，需要对电压源VDD的输出电压进行补偿，以避免电压扰动对基准电压输出电路14输出电压的影响。

[0066] 将电压补偿电路13设置在基准电流电路12和基准电压输出电路14之间，当电压源VDD的输入电压存在电压波动时，基准电压输出电路14的电压会受到电压波动的影响，导致基准电流电路12与基准电压输出电路14的输出电压之间的误差较大，通过电压补偿电路13可以对基准电压输出电路14的电压进行补偿，使得基准电压输出电路14与基准电流电路12的输出电压之间的误差小于预设的电压阈值，从而使得基准电压输出电路14输出的电压不会受到电压波动的影响。其中，电压补偿电路13是通过补偿电路来强制降低基准电压输出电路14的输出电压与基准电流电路12的输出电压的差距，该电压补偿电路13可以是由运算放大器和其他电子元件组成的补偿电路。

[0067] 上述基准电压电路包括基准电流电路、电压补偿电路和基准电压输出电路；基准电流电路的第一端和基准电压输出电路的第一端均与电压源连接，基准电流电路的第二端和基准电压输出电路的第二端均与电压补偿电路连接，通过电压补偿电路对基准电压输出电路的第二端的电压进行补偿，使得基准电压输出电路的第二端的电压与基准电流电路的第二端的电压之间的误差小于预设电压阈值，避免了电压波动对于基准电压输出电路输出的电压的影响，提高了PSR能力；同时，通过在基准电压电路中增加电压补偿电路，无需引入其他外部电路，该基准电压电路的结构更加简单；另外，该基准电压电路也无需提高电路内部元件的加工精度，其实现过程更为简单。

[0068] 在上述图1实施例的基础上，本实施例是对上述实施例中的基准电流电路12的内容进行具体介绍，图2提供了一种基准电压电路示意图，该基准电流电路12包括第一晶体管组121，基准电压输出电路14包括第二晶体管组141，第一晶体管组121和第二晶体管组141构成电流镜结构；第一晶体管组121的第一端和第二晶体管组141的第一端均与电压源VDD连接；第一晶体管组121的第二端和第二晶体管组141的第二端均与电压补偿电路13连接；电压补偿电路13用于补偿第二晶体管组141的第二端的电压，使得第二晶体管组141的第二端的电压与第一晶体管组121的第二端的电压之间的误差小于预设电压阈值。

[0069] 在本实施例中，电流镜是指通过复制流经第一晶体管组121中的电流来产生第二晶体管组141的电流的副本，以保证流经第一晶体管组121和第二晶体管组141的电流相同。

[0070] 基准电流电路12和基准电压输出电路14都包括一个晶体管组，每一个晶体管组中可以包括至少两个晶体管，第一晶体管组121和第二晶体管组141中的多个晶体管构成电流镜结构。通过电流镜结构可以对流经第一晶体管组121的电流进行复制，流经第二晶体管组141的电流为复制后的电流。当电压源VDD的输出电压存在扰动时，第二晶体管组141上的电压受到电压扰动，导致基准电压输出电路14的输出电压受到影响。电压补偿电路13可以对第二晶体管组141的第二端的电压进行补偿，补偿后的第二晶体管组141的第二端的电压与第一晶体管组121的第二端的电压之间的误差小于预设电压阈值，使得流经第一晶体管组
121和第二晶体管组141的电流误差较小，避免了基准电压输出电路14的输出电压受到电压干扰，提高了电流的复制能力。

[0071] 上述基准电流电路包括第一晶体管组，基准电压输出电路包括第二晶体管组，第一晶体管组和第二晶体管组构成电流镜结构；第一晶体管组的第一端和第二晶体管组的第一端均与电压源连接；第一晶体管组的第二端和第二晶体管组的第二端均与电压补偿电路连接；通过电压补偿电路对第二晶体管组的第二端的电压进行补偿，使得第二晶体管组的第二端的电压与第一晶体管组的第二端的电压之间的误差小于预设电压阈值，避免了电压波动对于基准电压输出电路输出的电压的影响，提高了PSR能力。

[0072] 在上述图2实施例的基础上，本实施例是对上述实施例中的第一晶体管组121和第二晶体管组141的内容进行具体介绍，图3提供了一种基准电压电路示意图，该第一晶体管组121包括第一晶体管M1和第二晶体管M2，第一晶体管M1的漏极和第二晶体管M2的源极连接构成第一漏源端；第二晶体管组141包括第三晶体管M3和第四晶体管M4，第三晶体管M3的漏极和第四晶体管M4的源极连接构成第二漏源端；第一晶体管M1的栅极与第三晶体管M3的栅极连接；第一晶体管M1的源极和第三晶体管M3的源极均与电压源VDD连接；电压补偿电路13的输入端分别连接第一漏源端和第二漏源端，电压补偿电路13的输出端分别连接第二晶体管1211的栅极和第四晶体管M4的栅极。

[0073] 在本实施例中，第一晶体管组121和第二晶体管组141均包括两个晶体管，第一晶体管组121包括第一晶体管M1和第二晶体管M2，第二晶体管组包括第三晶体管M3和第四晶体管M4，根据第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4之间的连接关系，可以确定第一晶体管组121和第二晶体管组141组成的电流镜结构为共源共栅电流镜。

[0074] 在本实施例中，可以通过提高共源共栅电流镜的电流复制能力，来提高PSR能力。通过深亚微米和纳米工艺制造晶体管时，由于晶体管的沟道长度比较小，其沟道长度调制效应比较明显，晶体管的漏源电压变化对漏电流会产生比较大的影响，会造成电流镜电流复制准确性变差。而将电流镜设置成共源共栅电流镜，就可以改善沟道长度调制效应导致的问题，通过共源共栅晶体管可以屏蔽漏源电压的变化，提高电流复制的准确性。

[0075] 上述第一晶体管组包括第一晶体管和第二晶体管，第一晶体管的漏极和第二晶体管的源极连接构成第一漏源端；第二晶体管组包括第三晶体管和第四晶体管，第三晶体管的漏极和第四晶体管的源极连接构成第二漏源端；第一晶体管的栅极与第三晶体管的栅极连接；第一晶体管的源极和第三晶体管的源极均与电压源连接；通过将电压补偿电路的输入端分别连接在第一漏源端和第二漏源端，并将电压补偿电路的输出端分别连接第二晶体管的栅极和第四晶体管的栅极，通过电压补偿电路对第二漏源端的电压进行补偿，使得第二漏源端的电压与第一漏源端的电压之间的误差小于预设电压阈值，从而提高PSR能力。

[0076] 在上述图3实施例的基础上，本实施例是对上述实施例中的基准电压输出电路14的内容进行具体介绍，图4提供了一种基准电压电路示意图，该基准电压输出电路14还包括电压输出端Vref和第一电阻R1，第一电阻R1的第一端、电压输出端Vref分别与第四晶体管M4的漏极连接，第一电阻R1的第二端接地。

[0077] 在本实施例中，基准电压输出电路14包括第二晶体管组141(第三晶体管M3和第四晶体管M4)、电压输出端Vref和第一电阻R1，通过设置共源共栅电流镜结构和电压补偿电路13可以保证流经第二晶体管组141与第一晶体管组121的电流一致，从而可以避免电压源VDD中的电压波动对于电压输出端Vref的输出电压的影响。

[0078] 进一步的，第一电阻R1的阻值大小决定了电压输出端Vref的输出电压大小，电压输出端Vref的输出电压为电流流经第一电阻R1时所产生的的电压。第一电阻R1可以是固定阻值的电阻，对应的电压输出端Vref的输出电压为流经第一电阻R1的电流与第一电阻R1的阻值的乘积。第一电阻R1也可以是滑动变阻器，可以根据所需的基准电压，对第一电阻R1的阻值进行调节，从而可以调节电压输出端Vref的输出电压。

[0079] 上述基准电压输出电路还包括电压输出端和第一电阻，第一电阻的第一端、电压输出端分别与第四晶体管的漏极连接，第一电阻的第二端接地，可以通过第一电阻可以对电压输出端的输出电压进行调节，以保证电压输出端的输出电压可以满足多种电压需求。

[0080] 在上述图3实施例的基础上，本实施例是对上述实施例中的电压补偿电路13的内容进行具体介绍，图5提供了一种基准电压电路示意图，该电压补偿电路13包括运算电路131，运算电路131的输入端分别与第一漏源端、第二漏源端连接，运算电路131的输出端分别与第二晶体管M2的栅极、第四晶体管M4的栅极连接；运算电路131用于补偿第二漏源端的电压，使得第二漏源端的电压与第一漏源端的电压之间的误差小于预设电压阈值。

[0081] 通过共源共栅电流镜可以提高一部分电流复制的准确性，但是，当第一晶体管组121和第二晶体管组141之间的漏源电压差距比较大时，电流复制的准确性会受到一部分限制。

[0082] 为了进一步提高电流复制的准确性，本实施例在第一晶体管组121和第二晶体管组141之间增加一个运算电路131，该运算电路131可以为运算放大器。在电压源VDD产生电压波动后，第一漏源端与第二漏源端之间的电压差值较大，由于运算电路131与共源共栅电流镜构成了反馈回路，第一漏源端和第二漏源端的电压受到负反馈的调节，根据运算放大器的“虚短”特性，可以使第一漏源端和第二漏源端的电压相等，即运算电路131可以使第一漏源端和第二漏源端的电压差值不受到电压源VDD的电压波动、噪声、工艺和温度的影响，电流的复制能力得到进一步改进。

[0083] 上述电压补偿电路包括运算电路，运算电路的输入端分别与第一漏源端、第二漏源端连接，运算电路的输出端分别与第二晶体管的栅极、第四晶体管的栅极连接，该电路中的运算电路可以对第二漏源端的电压进行补偿，使得第二漏源端的电压与第一漏源端的电压之间的误差小于预设电压阈值，从而可以使流经第一晶体管组和第二晶体管组的电流保持一致，避免基准电压输出电路的输出电压受到电压波动的影响，从而可以提高PSR能力。

[0084] 在上述图3实施例的基础上，本实施例是对上述实施例中的运算电路131的内容进行具体介绍，图6提供了一种基准电压电路示意图，该运算电路131包括电平移动电路1311和增益补偿电路1312，电平移动电路1311和增益补偿电路1312均包括多个晶体管组，多个晶体管组之间为并联第二端与增益补偿电路1312连接，增益补偿电路1312分别与第二晶体管M2的栅极、第四晶体管M4的栅极连接；电平移动电路1311用于对第一漏源端、第二漏源端输入的电压进行电平移位；增益补偿电路1312用于为运算电路131提供增益，以使第二漏源端的电压与第一漏源端的电压之间的误差小于预设电压阈值。

[0085] 在本实施例中，运算电路131可以包括各种类型的运算放大器，每一种类型的运算放大器中可以包括电平移动电路1311和增益补偿电路1312，电平移动电路1311和增益补偿电路1312均是由多个晶体管组组成的内部电路。由于运算电路131的输入电压较高，需要对电压进行电平移位才能接入到增益补偿电路1312中，通过增益补偿电路1312提供增益，如果增益补偿电路1312提供的增益足够大，通过第一漏源端、第二漏源端输入运算电路131的两个电压之间的误差小于预设电压阈值。

[0086] 示例性的，图7、8、9为运算放大器的内部电路示意图，对电平移动电路1311和增益补偿电路1312中的多个晶体管进行编号，多个晶体管可以表示为Mr1、Mr2…MrX，以多个晶体管均为MOS管为例，图7中包括8个MOS管，运算电路131的电平移动电路1311包括Mr3、Mr4、Mr5和Mr6；增益补偿电路1312包括Mr1、Mr2、Mr7和Mr8，第一漏源端与Mr5的栅极连接，第二漏源端与Mr6的栅极连接，第二晶体管M2的栅极连接至Mr1和Mr8之间，第四晶体管M4的栅极连接至Mr2和Mr7之间。图8中包括8个MOS管，运算电路131的电平移动电路1311包括Mr1、Mr2、Mr3和Mr4；增益补偿电路1312包括Mr5、Mr6、Mr7和Mr8，第一漏源端与Mr1的栅极连接，第二漏源端与Mr2的栅极连接，第二晶体管M2的栅极连接至Mr5和Mr7之间，第四晶体管M4的栅极连接至Mr6和Mr8之间。图9中包括11个MOS管，运算电路131的电平移动电路1311包括Mr1、Mr2、Mr3、Mr4、Mr5、Mr8和Mr9；增益补偿电路1312包括Mr6、Mr7、Mr10和Mr11，第一漏源端与Mr2的栅极连接，第二漏源端与Mr3的栅极连接，第二晶体管M2的栅极连接至Mr6和Mr10之间，第四晶体管M4的栅极连接至Mr7和Mr11之间。本实施例对于电平移动电路1311和增益补偿电路1312中晶体管的数量和连接关系不做限制，仅需保证运算电路131的增益足够大即可。

[0087] 上述运算电路包括电平移动电路和增益补偿电路，电平移动电路和增益补偿电路均包括多个晶体管组，多个晶体管组之间为并联第二端与增益补偿电路连接，增益补偿电路分别与第二晶体管的栅极、第四晶体管的栅极连接，通过电平移动电路对第一漏源端、第二漏源端输入的电压进行电平移位，以降低电压源输出的电压，为增益补偿电路提供需要的电压，再通过增益补偿电路为运算电路提供增益，以使第二漏源端的电压与第一漏源端的电压之间的误差小于预设电压阈值，能够提高电流复制能力，从而可以提高PSR能力。

[0088] 在上述图3实施例的基础上，本实施例是对上述实施例中的基准电流电路12的内容进行具体介绍，图10提供了一种基准电压电路示意图，该基准电流电路12还包括原始电流晶体管组122，原始电流晶体管组122与第一晶体管组121构成电流镜结构；原始电流晶体管组122包括第五晶体管M5和第六晶体管M6，第五晶体管M5的栅极与第一晶体管M1的栅极连接，第六晶体管M6的栅极与第二晶体管M2的栅极连接，第五晶体管M5的源极与电压源VDD连接。

[0089] 在本实施例中，原始电流晶体管组122是用于提供原始电流，即第一晶体管组121将原始电流晶体管组122的电流进行一次复制后，第二晶体管组141对第一晶体管组121的电流进行二次复制，二次复制后的电流流经第一电阻R1产生输出电压。根据第五晶体管M5、第六晶体管M6、第一晶体管M1和第二晶体管M2之间的连接关系，可以确定原始电流晶体管组122与第一晶体管组121构成的电流镜结构为共源共栅电流镜。

[0090] 上述基准电流电路还包括原始电流晶体管组，原始电流晶体管组与第一晶体管组构成电流镜结构；原始电流晶体管组包括第五晶体管和第六晶体管，第五晶体管的栅极与第一晶体管的栅极连接，第六晶体管的栅极与第二晶体管的栅极连接，第五晶体管的源极与电压源连接，通过两组共源共栅电流镜结构，可以对原始电流进行两次复制操作，电流的复制能力能够得到提高，从而可以提高PSR能力。

[0091] 在上述图10实施例的基础上，本实施例是对上述实施例中的基准电流电路12的内容进行具体介绍，图11提供了一种基准电压电路示意图，该基准电流电路12还包括温度补偿电路123，温度补偿电路123分别与第六晶体管M6的漏极、第二晶体管M2的漏极连接；温度补偿电路123用于补偿流经第一晶体管M1和第二晶体管M2的电流。

[0092] 在本实施例中，温度的变化会对晶体管两端的电压产生影响，温度升高时，晶体管两端的电压会降低，对应的，流经第一晶体管M1和第二晶体管M2的电流会减小；温度降低时，晶体管两端的电压会升高，对应的，流经第一晶体管M1和第二晶体管M2的电流会增大。温度补偿电路123对流经第一晶体管M1和第二晶体管M2的电流的变化量进行补偿，以使流经第一晶体管M1和第二晶体管M2的电流不会随着温度的变化而发生变化。其中，温度补偿电路123可以是由稳压二极管、热敏电阻和运算放大器等电子元件组成的电路。

[0093] 上述基准电流电路还包括温度补偿电路，温度补偿电路分别与第六晶体管的漏极、第二晶体管的漏极连接；温度补偿电路用于补偿流经第一晶体管和第二晶体管的电流，通过温度补偿电路可以对复制得到的电流进行补偿，使得流经第一晶体管和第二晶体管的电流不会受到温度的影响，提高了电流复制能力。

[0094] 在上述图11实施例的基础上，本实施例是对上述实施例中的温度补偿电路123的内容进行具体介绍，图12提供了一种基准电压电路示意图，该温度补偿电路123包括运算放大器OPA1、第七晶体管Q2、第八晶体管Q1、第二电阻R2和温度补偿单元1231，第二电阻R2与第七晶体管Q2并联连接，第七晶体管Q2的集电极分别与第六晶体管M6的漏极、运算放大器OPA1的输入端连接，第八晶体管Q1与温度补偿单元1231的一端连接，温度补偿单元1231的另一端分别与第二晶体管M2的漏极、运算放大器OPA1的输出端连接；第二电阻R2的第二端、第七晶体管Q2的发射极和基极、第八晶体管Q1的发射极和基极接地；运算放大器OPA1用于补偿第二晶体管M2的漏极的电压，使得第二晶体管M2的漏极与第六晶体管M6的漏极的电压之间的误差小于预设电压阈值；温度补偿单元1231用于补偿流经第一晶体管M1和第二晶体管M2的电流。

[0095] 在本实施例中，当电路中的温度变化时，晶体管上的电压也会随着温度的变化而变化。由于第七晶体管Q2与第八晶体管Q1的面积不同，导致第七晶体管Q2与第八晶体管Q1两端的电压变化不同，通过运算放大器OPA1的“虚短”特性，温度补偿单元1231与第八晶体管Q1串联连接，可以保证第八晶体管Q1和温度补偿单元1231上的电压之和，与第七晶体管Q2两端的电压相等。

[0096] 温度补偿单元1231上的电压为第七晶体管Q2上的电压与第八晶体管Q1上电压的差值，当温度升高时，第七晶体管Q2和第八晶体管Q1上的电压会随着温度的升高而降低，对应的，温度补偿单元1231上的电压会随着温度的升高而增高。当电压升高，电阻不变时，流经第一晶体管M1和第二晶体管M2的电流会升高，温度补偿单元1231需要降低流经第一晶体管M1和第二晶体管M2的电流，以保证流经第一晶体管M1和第二晶体管M2的电流不会随着温度的变化而变化。例如，温度补偿单元1231可以通过并联电阻的方式，对升高的电流进行分流，以补偿流经第一晶体管M1和第二晶体管M2的电流。

[0097] 上述温度补偿电路包括运算放大器、第七晶体管、第八晶体管、第二电阻和温度补偿单元，第二电阻与第七晶体管并联连接，第七晶体管的集电极分别与第六晶体管的漏极、运算放大器的输入端连接，第八晶体管与温度补偿单元的一端连接，温度补偿单元的另一端分别与第二晶体管的漏极、运算放大器的输出端连接，第二电阻的第二端、第七晶体管的发射极和基极、第八晶体管的发射极和基极接地；通过运算放大器对第二晶体管的漏极的电压进行补偿，使得第二晶体管的漏极与第六晶体管的漏极的电压之间的误差小于预设电压阈值，再通过温度补偿单元对流经第一晶体管和第二晶体管的电流进行补偿，避免了第一晶体管和第二晶体管的电流随着温度的变化而发生变化，提高了电流复制的准确性，保证了输出电压不会随着温度的变化而变化。

[0098] 在上述图12实施例的基础上，本实施例是对上述实施例中的温度补偿单元1231的内容进行具体介绍，图13提供了一种基准电压电路示意图，该温度补偿单元1231包括第三电阻R3和第四电阻R4，第三电阻R3与第八晶体管Q1串联，第三电阻R3与第八晶体管Q1组合为一个支路，第四电阻R4与支路并联；第三电阻R3用于对流经第一晶体管M1和第二晶体管M2的电流进行正向温度补偿；第四电阻R4用于对流经第一晶体管M1和第二晶体管M2的电流进行反向温度补偿。

[0099] 在本实施例中，温度补偿单元1231中的第三电阻R3与第八晶体管Q1串联连接，第四电阻R4与第三电阻R3、第八晶体管Q1组成的支路并联连接，即第四电阻R4上的电压与支路上的电压相同。当温度升高时，第八晶体管Q1和第七晶体管Q2上的电压降低，对应的，第三电阻R3上的电压升高，流经第一晶体管M1和第二晶体管M2的电流升高，即第三电阻R3是对对流经第一晶体管M1和第二晶体管M2的电流进行正向温度补偿。第四电阻R4与第三电阻R3、第八晶体管Q1组成的支路并联连接，会将升高部分的电流进行分流，对流经第一晶体管M1和第二晶体管M2的电流进行反向温度补偿，使得流经第一晶体管M1和第二晶体管M2的电流不会随着温度的变化而发生变化。

[0100] 上述温度补偿单元包括第三电阻和第四电阻，第三电阻与第八晶体管串联，第三电阻与第八晶体管组合为一个支路，第四电阻与支路并联；第三电阻用于对流经第一晶体管和第二晶体管的电流进行正向温度补偿；第四电阻用于对流经第一晶体管和第二晶体管的电流进行反向温度补偿，通过第三电阻的正向温度补偿和第四电阻的反向温度补偿，使得流经第一晶体管和第二晶体管的电流不会随着温度的变化而发生变化，提高了电流的温度稳定性。

[0101] 图14为一个基准电压电路示意图，原始晶体管组122、第一晶体管组121和第二晶体管组141包括两个PMOS管，原始晶体管组122中包括第五晶体管M5和第六晶体管M6，第一晶体管组121包括第一晶体管M1和第二晶体管M2，第二晶体管组121包括第三晶体管M3和第四晶体管M4。该电路中包括两次电流复制过程，第一次是将流经原始晶体管组122中的电流复制到第一晶体管组121中，通过温度补偿电路123对于流经第一晶体管组121的电流进行补偿，以保证流经第一晶体管组121的电流不会受到温度变化的影响。第二次是将第一晶体管组121中的电流复制到第二晶体管组141中，通过运算电路131对第二漏源端的电压进行补偿，保证第二漏源端的电压与第一漏源端的电压之间的差值处于预设范围内。通过两次电流复制过程，不仅可以避免电压波动对输出电压的影响，还可以避免温度变化对输出电压的影响，提高电流复制的准确性，从而可以提高PSR能力。另外，运算电路131可以用一个运算放大器OPA2表示，运算放大器OPA2的输入端分别与第一漏源端和第二漏源端连接，运算放大器OPA2的输出端分别与第二晶体管M2的漏极、第四晶体管M4的漏极连接。

[0102] 以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

[0103] 以上实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请的保护范围应以所附权利要求为准。