[0001] 本公开内容的代表性实施方案的领域涉及与控制电压有关或相关的方法、装置和/或实施方式，尤其涉及控制用于音频驱动电路的电压以避免电压应力的风险。

[0002] 许多电子设备具有将音频驱动信号提供至音频输出换能器(例如，扬声器)的能力。在一些情况下，电子设备可能能够将音频驱动信号提供至附件或外围装置(例如，一组头戴式受话器或耳塞等)，所述附件或外围装置在使用中可以经由某一有线连接可移除地连接至电子设备。例如，许多电子设备可能具有用于接收附件装置的相应对接插头(mating plug)的母座(receptacle)或插座(socket)，诸如例如3.5mm插孔插座。电子设备的音频驱动电路(例如，音频编解码器)可操作，以在连接附件装置时提供模拟音频驱动信号来驱动附件装置的扬声器。

[0003] 各种各样的不同音频附件装置可以在使用中连接至这样的电子设备，且至少某一音频附件装置可能呈现相对高的阻抗负载。例如，一些头戴式受话器附件可能具有几百欧姆量级的直流负载阻抗。

[0004] 为了驱动呈现相对高阻抗负载的音频附件，可能期望的是，音频驱动电路能够生成相对高功率、大幅度的驱动信号。特别地，可能期望的是，生成比这种音频驱动电路(例如，编解码器或头戴式受话器放大器电路等)常规情况下更大幅度的驱动信号。然而，这种大幅度的驱动信号会导致比音频驱动电路的部件上的一般电压应力更大的电压应力。

[0028] 下面的描述阐述了根据本公开内容的示例实施方案。对于本领域普通技术人员而言，其他示例实施方案和实施方式将是显而易见的。此外，本领域普通技术人员将认识到，可以代替下面所讨论的实施方案或与下面所讨论的实施方案结合地应用多种等同技术，且所有这样的等同物应被认为是本公开内容所涵盖的。

[0029] 如上面所讨论的，主机设备可以包括用于将音频驱动信号输出至音频换能器的音频驱动器电路，诸如音频编解码器等。音频驱动器电路可能能够将音频驱动信号输出至换能器(例如，扬声器)，该换能器与音频驱动器电路一起是主机设备的一部分。附加地或替代地，音频驱动器电路可能能够将音频驱动信号输出至附件装置，该附件装置在使用中可移除地连接至主机设备，且音频驱动器电路因此可以包括头戴式受话器放大器电路，例如作为音频编解码器的至少一部分。

[0030] 图1例示了根据一个实施方案的音频驱动电路100的一个简化实施例。图1例示了音频驱动电路100可以是主机设备101的一部分，且被布置为在使用中输出音频驱动信号SD以驱动音频负载102，例如扬声器102。在图1的实施例中，音频负载102是附件装置103的扬声器，该附件装置103可以可移除地连接至主机设备101，但是在其他实施例中，音频负载可以是主机设备101的一部分。注意，为了简化起见，图1仅示出了一个音频输出，但是实际上可能存在附加的音频信号路径，例如用于将立体声音频输出信号驱动至所连接的附件装置的左扬声器和右扬声器的左音频通道和右音频通道。

[0031] 在图1的实施例中，音频信号路径包括DAC(数模转换器)104和输出驱动器105，诸如合适的放大器。在此实施例中，DAC 104接收输入信号SIN且生成差分输出信号，且因此生成第一模拟信号SP和第二模拟信号SN作为差分对的一部分。因此，在此实施例中，输出驱动器105是生成驱动信号SD的差分输入放大器。电源模块106接收输入电源电压VPS，且生成至少一个供电电压，以用于为音频输出路径的部件供电。在此实施例中，电源模块106生成双极性供电电压VPOS和VNEG，所述双极性供电电压VPOS和VNEG为输出驱动器105供电。在一些实施例中，电源模块106可以是合适的DC-DC变换器(例如，电荷泵)，该DC-DC变换器接收输入电源电压VPS且生成双极性供电电压VPOS和VNEG。

[0032] 输出驱动器105生成输出驱动信号SD，以相对于一个限定参考电压(在此实施例中为接地(GND))正负变化。应注意，尽管图1示出了差分输出DAC 104和差分输入放大器105，但是应理解，可以在一些音频驱动电路中实施单端音频信号路径。

[0033] 在此实施例中，由输出驱动器105所生成的驱动信号SD被输出，以驱动附件装置103(例如，头戴式受话器或耳塞式扩音器等)的扬声器102。在使用中，附件装置103可以经由合适的连接器(诸如，附件装置的插孔插头和主机设备的插孔插座)被可移除地连接至主机设备，但是也可以使用任何合适的插头和母座连接器。在使用中，音频附件装置103的触点107(例如，插孔插头的极(由虚线框108统一指示))将被直接地或间接地耦合至主机设备
101的相应触点109(例如，插孔插座的极(由虚线框110统一指示))。音频附件装置103的扬声器102还可以具有经由附件装置的连接器108的一个触点/极107通向一个限定参考电压(在此实施例中为接地)的返回路径。

[0034] 图1还例示了可以存在音频输出路径箝位110，该音频输出路径箝位110用于在不需要输出音频驱动信号SD时，将放大器105的输出箝位至参考电压(在此实施例中为接地(GND))。当音频驱动电路100操作以提供驱动信号时，可以禁用音频输出路径箝位110，但是当需要将输出路径箝位(即，保持)处于接地时，可以启用音频输出路径箝位110。音频输出路径箝位110可以包括开关装置，该开关装置用于将音频输出路径选择性地耦合至参考电压，在此实施例中为接地。

[0035] 应理解，音频驱动电路100的多个部件通常将包括半导体器件，特别是晶体管。输出驱动器105通常将包括多个晶体管。类似地，音频输出路径箝位110通常可以由一个或多个晶体管来实施。本领域技术人员将容易理解，半导体器件(诸如，晶体管)通常将具有一定的电压额定值，即器件上的电压的电压容差。电压容差是对可以以安全且持续的方式可能地在器件的特定端子上能够容许的最大电压的指示。该器件可能能够在短时间段内承受大于指定容差的电压应力，但是高于给定容差的电压应力的相对延长的时段会缩短器件的操作寿命，而显著高于给定容差的电压应力会导致器件的损坏和/或故障。例如，高于晶体管器件的栅-源击穿电压的电压应力会导致损坏。

[0036] 常规地，对于通常在头戴式受话器驱动器电路等中使用的电源和输出信号电平，使用适于批量生产的标准半导体处理可以容易地制造具有适当的电压额定值的晶体管。仅作为实施例，常规的单通道(即，左或右)头戴式受话器驱动电路通常可能已经被实施为以大约1伏均方根值(1Vrms)左右的电平且因此以两至三伏左右的量级的峰-峰值电压范围(例如，+1.5V至-1.5V的电压范围)的驱动信号SD进行操作。至少对于一些常见的半导体工艺节点的几何形状，可以容易地实施且大量生产能够应对这种电压应力(例如，3.5V的量级)的晶体管。

[0037] 在一些情况下，可能期望的是，能够在至少一种操作模式中输出较大幅度的驱动信号，例如在驱动呈现相对高阻抗负载(例如，几百欧姆的量级)的音频配件(例如，头戴式受话器)时提供良好的用户体验。再次，仅作为实施例，在一些情况下，可能期望的是，输出几伏均方根值的量级的驱动信号SD，该驱动信号SD可能涉及接近十伏左右的量级的峰-峰值电压摆幅，例如从如+5V到-5V的摆幅。因此，在至少一种操作模式中，电源电压VPOS和VNEG的幅度可以为5.5V左右的量级。这样的电压幅度和峰-峰值电压摆幅通常将大于如用于音频驱动电路的常规半导体的电压容差。

[0038] 已经提出，可以将一些MOSFET型晶体管实施为横向扩散MOS器件(LDMOS)或延伸漏极MOS器件(EDMOS)。LDMOS和EDMOS是已经在用于RF通信的功率放大器的领域中使用的已知设计。这样的器件被设计为能够承受可能比其他标准设计更高的漏-源电压。例如，具有5V或12V的电压额定值(对于漏-源电压)的LDMOS器件可以使用常规的半导体制造工艺来生产，因此可以被实施在其他常规的头戴式受话器驱动器电路中。

[0039] 因此，可以有利地实施LDMOS或EDMOS或类似的增强型容差晶体管，以允许如上面所讨论的音频驱动电路的这种高功率操作。取决于处于截止状态的晶体管上的预期电压应力，该晶体管可以根据需要被实施为例如5V器件或12V器件。

[0040] 然而，尽管将晶体管实施为LDMOS或EDMOS可以提高漏极的电压处理能力(例如，从标准设计的如大约3.5V至5V或12V)，但是该器件的栅极氧化物实际上可以与标准器件相同，因此对栅极的电压容差仍然存在限制，尤其是对可以被安全容许的最大栅-源电压仍然存在限制。因此，尽管LDMOS或EDMOS的漏-源电压容差例如可以是5V或12V，但是栅-源电压容差可能仍是3.5V的量级。

[0041] 本公开内容的实施方案涉及音频驱动电路，该音频驱动电路有利地可以相对高功率的操作模式操作，例如以生成诸如上面所讨论的驱动信号。在这样的实施方式中，音频电路的电源可以至少一种操作模式(在本文中将被称为高电压操作模式)操作，以生成相对高的供电电压，例如具有的幅度使得第一晶体管的端子处的电压幅度能够超过该第一晶体管的电压容差的至少一个供电电压。特别地，高电压操作模式可以是这样一种操作模式：在该操作模式中，第一晶体管的源极端子处的电压可以经受的电压幅度大于第一晶体管的栅-源电压容差且可以大于栅-源击穿电压。在高电压操作模式中，供电电压的幅度可以大于第一晶体管的栅-源电压容差。在这种高电压操作模式中，音频驱动电路控制第一晶体管的栅极电压以保持在栅-源电压容差内，即保持在栅-源击穿电压以下。特别地，音频驱动电路生成至少一个中间电压，该至少一个中间电压可以被用作第一晶体管的栅极控制电压。

[0042] 第一晶体管可以是音频驱动电路的晶体管，该晶体管被布置为使得在高电压操作模式中使用时，第一晶体管的源极可以经受的电压实际处于或接近相关供电电压，即源极电压可以处于或接近p沟道器件(例如，PMOS)的正供电电压VPOS或者处于n沟道器件(例如，NMOS)的负供电电压VNEG。

[0043] 音频驱动电路被配置为生成至少一个中间电压，该至少一个中间电压可以被用作至少第一晶体管的栅极控制电压。中间电压可以被生成为与相关供电电压具有相同的极性，但是具有更小的幅度。因此，中间电压是处于参考电压(例如，接地)和相关供电电压之间的中间电压，且因此是非零的(相对于参考电压)。特别地，中间电压可以被生成为与相关供电电压相差的量大于用于控制传导通过第一晶体管的电压阈值，但是小于第一晶体管的栅-源电压容差。中间电压因此可以被标识为可以被安全地供应至第一晶体管的栅极的安全电压电平，且即使第一晶体管的源极处于相关供电电压，该安全电压电平也将使栅-源电压处于容差内。

[0044] 仅作为实施例，在一些实施方式中，电源模块可以高电压模式操作，以生成至少一个供电电压，该至少一个供电电压具有4V或更大的标称幅度，或者4.5V或更大的标称幅度，或者5V或更大的标称幅度。电源模块可以生成这些幅度的双极性电压。供电电压的幅度可以大于第一晶体管的电压容差，特别是栅-源电压容差。在一些实施方式中，第一晶体管的栅-源电压容差可以小于4V。在一些实施例中，第一晶体管的栅-源电压容差或额定值可以是3V或更大，或者3.5V或更大。中间电压可以被生成为在幅度上比相关供电电压低至少2V或更大，或者至少2.5V或至少3V，但是相差不超过栅-源容差。

[0045] 安全中间电压可以被选择性地用来为音频驱动电路的一个或多个晶体管(例如，在高电压操作模式中，可能在一个端子处经受相对高的电压的一个或多个晶体管的组)提供合适的控制电压。例如，考虑到晶体管的源极被耦合至相关供电电压，例如PMOS的源极被耦合至正供电电压VPOS，因此无论晶体管是否导通，源极都保持在此电压。在此情况下，如果将栅极电压控制为基本等于相关供电电压，则实际上将不存在栅-源电压且晶体管将截止。如果栅极电压被驱动至中间电压电平，则栅源电压将足以使晶体管导通，但是栅源电压将保持在容差内。

[0046] 音频驱动电路100因此包括至少一个电压发生器，用于将合适的中间电压输出至中间电压路径。图1例示了，在此实施例中，可以分别存在正电压发生器111P和负电压发生器111N(可以由附图标记111共同地或单独地标识)，当电源模块106处于高电压操作模式中时，正电压发生器111P和负电压发生器111N可操作以生成相应的正中间电压VSAFEP和负中间电压VSAFEN。

[0047] 电压发生器111可以以任何方便的方式生成中间电压。图2更详细地例示了正中间电压路径。图2例示了，在此实施例中，电压发生器111P包括电流源201，该电流源201用于生成一个限定电流，该限定电流流过通过一个限定电阻202以生成电压，该电压由缓冲器203缓冲以提供正中间电压VSAFEP。

[0048] 因此，正中间电压VSAFEP和负中间电压VSAFEN可以被选择性地用来提供高电压模式中用于控制音频驱动电路100的晶体管的栅极电压的栅极控制电压。如上面所讨论的，如果相关晶体管的源极被保持在供电电压中的一个，则可以通过将栅极电压选择性地控制为分别等于中间电压或供电电压来将相关晶体管控制为导通或截止。返回参考图1，中间电压VSAFEP和VSAFEN因此分别被提供至至少一个相应的电压选择器112P或112N。电压选择器112P和112N各自可操作，以选择性地输出相关中间电压或某一其他电压，在此实施例中是相关供电电压，以提供合适的栅极控制电压。

[0049] 在图1的实施例中，电压选择器112P接收正中间电压VSAFEP和正供电电压VPOS，且输出至少一个控制电压VTP，该控制电压VTP可以在基本等于VPOS的电压或基本等于VSAFEP的电压之间选择性地变化。如上所述，这种控制电压将例如适于控制PMOS晶体管在其导通和截止两种状态下具有处于或接近正供电电压VPOS的源极电压。

[0050] 类似地，电压选择器112N接收负中间电压VSAFEN和负供电电压VNEG，且选择性地输出这些电压中的一个作为至少控制电压VTN，该控制电压VTN将适于控制NMOS晶体管在其导通和截止两种状态下具有处于或接近负供电电压VNEG的源极电压。

[0051] 电压选择器112P和112N可以由相应的晶体管控制信号STP和STN控制，所述晶体管控制信号STP和STN可以例如是被生成以指示晶体管的所需状态(即，截止或导通)的逻辑信号。在图1的实施例中，电压选择器实际上是一个电平转换器，该电平转换器将输入晶体管控制信号电平转换为在中间电压和供电电压之间变化的适当的栅极电压控制，该输入晶体管控制信号可以例如是将接地和低正电压之间的变化表示为逻辑0和逻辑1的逻辑信号。

[0052] 图3例示了合适的电平转换电压选择器的一个实施例，该电平转换电压选择器可以被用作正电压选择器112P。电压选择器具有一个输入级，该输入级包括被连接在电压V1和参考电压(在此实施例中为接地)之间的四个晶体管301-304。电压V1可以是低于高电压操作模式中的供电电压的正电压VPOS，且例如可以是输入至电源模块的供电电压VPS。即使在音频驱动电路以高电压模式操作时，这也使得输入级能够成为低功率级。输入信号SLS可以是合适的逻辑信号，该逻辑信号对于电压选择器112P可以是逻辑信号STP。此输入信号被耦合至串联连接的PMOS301和NMOS 302晶体管开关的栅极，因此选择性地导通这些开关中的一个，以将(位于PMOS 301和NMOS 302之间的)节点N1驱动至V1或接地。因此，晶体管301和302作为反相器被连接和操作。串联连接的PMOS 303和NMOS 304的栅极由节点N1处的电压驱动，使得中点节点N2处的电压为V1或接地中的另一个。因此，晶体管303和304也作为反相器被连接和操作。节点N1和N2处的互补电压控制电平转换电压选择器的包含晶体管305-
310的输出级。

[0053] PMOS 305、PMOS 306和NMOS 307在一个支路(limb)中被串联连接在正供电电压VPOS与参考电压(在此实施例中为接地)之间。类似地，PMOS 308、PMOS 309和NMOS 310在另一支路中被串联连接在这些电压之间。PMOS 305的源极被耦合至正供电电压VPOS，且PMOS 305的栅极由PMOS 308和PMOS 309之间的节点N3处的电压驱动。类似地，PMOS 308的源极被耦合至正供电电压VPOS，且PMOS308的栅极由节点N4处的电压驱动。PMOS 306和PMOS 309的栅极被耦合至正中间电压，且它们的源极分别被耦合至节点N4和N3。节点N1和N2处的互补电压驱动NMOS 310和NMOS 307的栅极，从而控制传导通过一个支路或另一支路。取决于哪个NMOS导通从而取决于输入信号STP的状态，电平转换电压选择器的输出级的PMOS器件305、
306、308和309之间的相互作用将节点N3和N4处的电压分别调节为接近供电电压VPOS和正中间电压，反之亦然。可以从节点N3或等效地从节点N4分接出控制电压VTP，或者可以从两个节点分接出互补输出。

[0054] 输出级的PMOS 305和PMOS 308的源极端子被耦合至正供电电压。然而，当节点N3和N4被调节为不下降至正中间电压VSAFEP以下时，这些晶体管的栅-源电压被维持在容差内。类似地，分别被耦合至节点N4和N3的PMOS 306和309的源极可以上升至处于或接近正供电电压VPOS，但是这些器件的栅极被维持在中间电压VSAFEP且因此被保持在栅-源电压容差内。

[0055] 图4例示了可以被用作负电压选择器112N的合适的电平转换电压选择器的一个实施例。再次，此包括一个具有晶体管401-404的低电压输入级和一个具有晶体管405-410的较高电压输出级。电平转换选择器通常以相同的方式操作，但是在此情况下，输入反相级控制PMOS器件407和410，以控制传导通过输出级的支路，且NMOS器件405-408操作，以调节输出电压VTN。

[0056] 返回参考图1，中间电压VSAFEP和VSAFEN的生成因此有利地允许音频驱动电路100以高电压模式操作，其中供电电压具有的幅度大于一个或多个晶体管的最大可容许栅-源电压，所述一个或多个晶体管可以在使用中被耦合以在一个端子处接收供电电压。

[0057] 在一些实施方案中，音频驱动电路可以一个以上的电压模式操作，即，电源模块106可操作以在不同的电压模式下输出不同幅度的供电电压。此可以有利地允许在需要时(例如，出于性能的原因)使用高电压模式来将信号驱动至高阻抗负载中，但是允许在不需要这种高电压模式时，使用具有较低功率消耗的较低电压模式。因此，电源模块106可以至少一种低电压操作模式操作，从而生成供电电压的幅度低于晶体管的栅-源容差的电源。在低电压操作模式中，最大峰-峰值信号摆幅还可以低于栅-源容差。

[0058] 当以低电压模式操作时，可以不需要生成中间电压。因此，当以低电压模式操作时，可以禁用电压发生器111，例如可以禁用图2中所例示的缓冲器203。在此情况下，正供电电压VPOS和负供电电压VNEG可以被用作控制电压，而在晶体管上没有过大的电压应力。开关113P和113N因此可以闭合，以将选择器112P和112N的安全电压输入分别连接至负供电电压VNEG和正供电电压VPOS。

[0059] 尽管在一些应用中以多种电压模式(包括至少一种高电压模式和至少一种低电压模式)操作可能是有益的，但是在其他实施方式中，音频驱动电路可能仅可以一种或多种高电压模式操作以生成驱动信号，即当音频驱动电路可操作以接收输入信号SIN且生成驱动信号SD时，它总是以高电压模式操作。即使对于仅可以高电压模式操作的音频驱动电路，用于将安全电压路径连接至一个限定的系统电压的开关(诸如，开关113P或113N)也可能有利于在音频驱动电路的启动期间调节路径的电压。

[0060] 因此，总体上，实施方案涉及一种音频驱动电路，该音频驱动电路包括至少一个电压生成器111，该电压生成器111在音频驱动电路的高电压操作模式中生成合适的安全电压，以用于调节音频驱动电路的一个或多个晶体管的栅-源电压，所述一个或多个晶体管可能暴露至幅度大于它们的栅-源电压容差的电压。此在正常操作期间保护相关晶体管免受过大的电压应力。

[0061] 然而，在音频驱动电路的硬件复位上会产生问题。如本领域的技术人员将理解的，音频驱动电路通常被实施为集成电路且包括一些复位功能。可以控制音频驱动电路，从而对大体上在任何时候都可以接收到的复位条件进行响应，且关机。在这种情况下，电源模块106将停止操作。

[0062] 如果复位条件出现在音频驱动电路以高电压模式操作时间，则此时间的供电电压将相对高，例如具有5.5V左右的量级的幅度。如上面所讨论的，电源模块通常将包括DC-DC变换器(诸如，电荷泵)，且这种DC-DC变换器通常将被配置为与输出储能电容器(reservoir capacitors)(未例示)一起操作，以在正常操作中维持供电电压。响应于复位条件，DC-DC变换器可以停止对这些输出储能电容器的充电，但是这些储能电容器将需要一些时间来放电。在一些实施方式中，在掉电或复位情况下，可以将相应的放电电阻器选择性地串联连接在相应储能电容器的两个端子之间，以帮助放电，但是即使在这样的实施方式中，储能电容器也可能需要几毫秒的时间来放电至相对于晶体管的栅-源电压容差而言安全的电平。

[0063] 在一些情况下，音频驱动电路可操作以执行所谓的软件复位。在这种情况下，音频驱动电路的数字控制电路可以在关机过程期间继续接收外部生成的系统时钟，且音频驱动器电路可以以受控的方式掉电。在这种软件复位中，可以控制电压发生器111，从而继续生成安全中间电压VSAFEP和VSAFEN，直至电源模块的储能电容器已经放电至安全电平为止。

[0064] 然而，音频电路也可操作以执行所谓的硬件复位，且在硬件复位中，数字控制电路所需的系统时钟通常将变得不可用。在这种情况下，音频驱动器电路将失去以完全受控的方式掉电的功能，尤其是可能失去对安全中间电压的控制。如果在供电电压幅度仍然很高的情况下，安全中间电压不再可用或显著下降，则此可能导致至少一些晶体管的损坏。

[0065] 例如，如参考图3所讨论的，正中间电压被用来控制晶体管306和309的栅极电压，同时节点N3和N4之一处的电压可能基本上等于正供电电压VPOS。如果例如在硬件复位时节点N3处于VPOS以及正中间电压的生成将停止，使得晶体管的栅极电压会下降，则晶体管309上的栅-源电压应力可以相对迅速地超过电压容差。

[0066] 在一些情况下，以下事实可能会加剧这一点：当中间电压电平在复位的情况下下降时，开关113P可能试图导通，这会将中间电压路径驱动至负供电电压VNEG。此可能导致电压应力等于施加为晶体管309的栅源电压的供电电压之间的差。对于±5V左右的量级的供电电压以及3.5V的量级的栅-源容差，这样的电压应力可能会毁坏晶体管309。

[0067] 因此，音频驱动器电路100包括至少一个安全电压箝位114，该至少一个安全电压箝位114用于响应于复位条件特别是响应于硬件复位而将中间电压路径选择性地箝位至安全电压电平。图1例示了存在分别用于正中间电压路径和负中间电压路径的安全电压箝位114P和114N(可以由附图标记114共同地或单独地指代)。安全电压箝位114在正常操作中被禁用，但是响应于复位条件(例如，经由复位引脚等接收到的信号)由箝位启用电路115启用。

[0068] 再次参考图2，此图更详细地例示了在此情况下用于正中间电压路径的安全电压箝位和启用电路。如前所述，如果音频驱动电路可操作且以高电压模式操作，则电压发生器111P将被启用以生成期望的正中间电压VSAFEP，且开关113P将被关断。如上面所讨论的，此正中间电压VSAFEP可以被提供至选择器112P的输入。

[0069] 在这种正常操作状态中，箝位启用电路115将安全电压箝位114P维持在禁用状态。

[0070] 箝位启用电路115包括用于监视复位条件的复位模块(POR)204，该复位条件例如可以是接收到指示需要复位的复位信号RST。复位信号RST可以是对特别需要硬件复位的指示，且复位信号RST可以从音频驱动电路的被监视的引脚或端子的状态导出。POR模块204生成适当的控制信号SRST，以启用或禁用安全电压箝位114P。

[0071] 在此实施例中，安全电压箝位114P包括位于正供电电压VPOS和中间电压路径之间且与箝位启用晶体管205串联连接的一系列二极管。在禁用状态下，箝位启用晶体管205(在此情况下为PMOS)被控制为截止。为了启用安全电压箝位114，箝位启用开关205被导通。正供电电压VPOS正向偏置箝位的二极管，但是二极管上的电压降意味着中间电压路径上的电压在幅度上低于供电电压VPOS。安全电压箝位205被布置成提供选定的电压降，使得当箝位被启用时，由箝位所产生的电压可以被用作安全中间电压。因此，安全电压箝位205在被启用时选择性地提供电压以将中间电压路径箝位至安全电压电平，从而将第一晶体管的栅-源电压的幅度维持在所述容差以下。

[0072] 因此，安全电压箝位114P在被启用时操作，以将中间电压路径的电压箝位至与正供电电压具有一限定关系的电压，至少直至正供电电压VPOS下降至足够低的电平为止。可以将安全电压箝位视为当电压发生器111P不可用时可以启用的替代电压发生器。方便地，如果在高电压操作模式中启用，则由电压箝位所提供的电压至少初始地将与在电压发生器111P操作时所提供的电压基本相似。

[0073] 当箝位114P被禁用时，箝位启用开关205的源极可以处于或接近正供电电压VPOS。箝位控制开关205可以通过等于VPOS的栅极控制电压维持在截止状态。在此情况下，没有显著的栅-源电压应力。为了使箝位启用开关205导通，可以将栅极电压控制至中间电压电平(在接收到复位信号时，中间电压电平将是可用的，且一旦安全电压箝位114P被启用，将通过安全电压箝位114P本身的操作来维持中间电压电平)。

[0074] 为了生成这些控制电压，可以将复位控制信号SRST输入至选择性电平转换器，即电平转换电压选择器206。在一些实施例中，选择性电平转换器206可以包括诸如图3中所例示的且上面所讨论的电平转换电压选择器。然而，在此情况下，电平转换器的输入SLS将是复位控制信号SRST。另外，为了确保选择性电平转换器206在复位过程期间正确地操作，低功率输入级可以由(例如，对于电池供电设备)始终可用的电源域(power domain)供电，电平转换器206的输入级可以由电池域(battery domain)供电。在图2所例示的实施例中，箝位启用电路包括电压调节器(诸如，低压降(LDO)调节器等)，该电压调节器接收电池电压VBD且提供可以被用来为电平转换器206供电的经调节的电池电压VBR，例如如图3中的V1。经调节的电池电压VBR也可以被用来为箝位启用电路的其他部件(诸如，POR模块204)供电，以确保只要电池电压可用，这些部件就起作用。

[0075] 安全电压箝位114N可以以类似的方式操作。图5例示了安全电压箝位114N的一个实施例，该安全电压箝位114N包括启用开关501，在此实施例中，该启用开关501为NMOS。为了驱动启用开关501，可以使用选择性电平转换器206N，该选择性电平转换器206N可以例如具有如图4中所示出的结构。选择性电平转换器206N的输入SLS可以是从前面关于图2所讨论的POR模块204所输出的逻辑信号SRST。

[0076] 因此，一个(或多个)安全电压箝位114确保了，如果音频驱动电路经历复位过程，则中间电压保持可用，所述中间电压被生成从而在高电压操作模式中控制音频驱动电路的一个或多个晶体管的栅极电压。该一个(或多个)安全电压箝位能够实现从高电压模式中的操作状态至复位状态以及最终掉电的安全过渡。箝位启用电路作为始终可用的电源域的一部分进行操作，尤其是箝位启用电路可以由接收到的电池电压供电，以使得此电路可以在复位期间正确地操作。

[0077] 如上所述，在一些实施方案中，正中间电压VSAFEP和负中间电压VSAFEN被用来控制选择器112P和112N的晶体管的栅极电压。从选择器112P和112N所输出的控制电压VTP和VTN可以被用来控制音频驱动电路的多个其他晶体管的操作且将栅-源电压维持在容差内。

[0078] 在一些实施方式中，由选择器112P和112N的输出所控制的晶体管可以包括输出驱动器105(例如，放大器)的一部分。

[0079] 例如，图6例示了适用于输出驱动器105的放大器布置的一个实施例的一部分。图6例示了放大器的输出级的至少一部分，该放大器可以例如被配置为跨导与电容反馈补偿(TCFC)放大器，如本领域技术人员将理解的。在一些布置中，仅放大器的输出级接收高的正电压VPOS和负电压VNEG且经历高功率操作模式中的整个输出信号范围，因此放大器先前级的电压应力可能较低。图6例示了输出PMOS晶体管601和输出NMOS晶体管602被串联连接在正电压源VPOS和负电压源VNEG之间，且被驱动以在放大器输出OUT上生成驱动信号SD。从前一级接收到的信号INA和INB被接收，且在操作中控制输出晶体管601和602的驱动。

[0080] 图6还例示了晶体管603(在此实施例中为PMOS)，该晶体管603被配置为在放大器105的掉电期间控制输出PMOS 601的栅极电压。在正常操作中，晶体管603截止，以使得输出PMOS 601被输入信号适当地驱动，从而提供驱动信号SD。在放大器105的掉电期间，可能期望的是，确保输出PMOS 601被关断，因此可以使晶体管603导通，从而将输出PMOS 601的栅极端子连接至VPOS。晶体管603被配置成其源极节点被耦合至正供电电压VPOS，且其漏极被连接至输出PMOS 601的栅极控制。晶体管603可以被实施为具有增强型漏极容差的晶体管，例如被实施为诸如先前所讨论的LDMOS或EDMOS，以承受其截止状态下的源漏电压应力。在此实施例中，晶体管603的源极被耦合至电压VPOS，因此可以通过由合适的选择器112P所输出的控制信号VTP1来控制栅极，从而在正供电电压VPOS或正中间电压VSAFEP之间选择性地变化。

[0081] 类似地，晶体管604(在此实施例中为NMOS)被耦合在负供电电压VNEG与用于输出NMOS 602的栅极控制之间，从而在掉电期间控制输出NMOS 602的栅极电压。晶体管604的源极被耦合至负供电电压VNEG，且可以由合适的选择器112N所输出的控制信号VTN1控制，从而在负供电电压VNEG或负中间电压VSAFEN之间选择性地变化。

[0082] 注意，图6例示了晶体管603和604被配置为它们的源极被连接至相应的供电电压。此布置可以被用在相应的供电电压是最大的正系统电压和负系统电压时，这可能地是在以高电压操作模式操作时的情况。然而，如果音频驱动器电路可操作在供电电压中的一个的幅度低于其他系统电压中的一个的模式，则可能优选的是，根据需要将晶体管603或604的源极连接至这样的其他系统电压。例如，如果音频驱动器电路也可以低电压模式操作(其中正供电电压低于电源输入电压VPS)，则可能优选的是，将晶体管603的源极耦合至该电压VPS，且晶体管603的源极因此可以在不同的操作模式中被耦合至不同的电源。然而，在一些实施方案中，负电源VNEG可能是在所有操作模式中具有最大幅度的负电源，因此晶体管604的源极可以仅被耦合至负供电电压。

[0083] 图6还例示了在围绕输出级提供反馈的反馈路径中存在电容CM1。这种电容器用作密勒电容(Miller Capacitance)。应注意，在实际的放大器中，可能另外存在从输出至先前级中的一个(在图6中未例示)的反馈。

[0084] 可能期望的是，能够改变输出级反馈路径中的密勒电容的值。因此，图6示出了附加的电容器CM2，该电容器CM2可以选择性地与电容器CM1并联连接，以通过控制晶体管开关605和606来改变有效的密勒电容。类似地，晶体管605和606可以在高电压操作模式中经受相对较高的漏-源电压，因此可以被实施为LDMOS或EDMOS型器件。PMOS晶体管605的栅极可以由从选择器112P所输出的受控信号VTP2控制，且NMOS晶体管606的栅极可以由从选择器
112N所输出的受控信号VTN2控制。

[0085] 应理解，用于控制晶体管603(在放大器掉电期间导通)的控制电压VTP1应独立于控制电压VTP2而变化，该控制电压VTP2选择性地控制晶体管605，以在需要时在操作期间增加附加的密勒电容CM2的效果。换言之，尽管信号VTP1和VTP2可以在相同的电压电平(例如，VPOS和VSAFEP)之间变化，但是在这些电平之间切换的时刻将总体上是独立的，因此每个控制信号可以由此由个体选择器112P(未单独例示)选择性地输出。

[0086] 在一些实施方案中，由选择器112P和112N中的至少一个的输出所控制的晶体管可以包括音频驱动器电路的某一其他部件的可能在高电压操作模式中经受高电压应力的部分，例如输出路径箝位110的晶体管。

[0087] 图7例示了用于输出路径箝位开关的开关布置的一个实施例。图7例示了相同极性类型的两个晶体管701和702(在此实施例中为NMOS器件)被串联耦合在箝位的节点N1和N2之间，其中各个晶体管的源极在节点N3处被耦合在一起。节点N1可以被耦合至输出路径，且节点N2可以被耦合至参考电压，例如接地。当输出路径箝位被禁用时，晶体管701和702将处于截止状态。为了保持这些晶体管截止，即使对于在使用中可能在节点N1处期望的驱动信号的负峰值，晶体管701和702的栅极控制电压C1和C2也可以在截止状态中等于VNEG。为了防止节点N3处的电压变化至一个会产生不可接受的栅-源电压的电平，电压N3通过晶体管703被调节为箝位禁用状态。晶体管703是与源极被耦合至负供电电压VNEG且漏极被耦合至节点N3的同极性类型的晶体管(在该实施例中是NMOS)。晶体管703因此可以由控制电压VTN控制，该控制电压VTN如可以由选择器112N生成(如上面所讨论的)且可以在晶体管703导通时处于等于VSAFEN的电压。在此级中，节点N3处的电压被保持在VNEG。因此，晶体管701上的源-漏电压可以随驱动信号而变化，以实际上等于峰-峰值电压应力，但是如上面所讨论的，这在LDMOS或EDMOS的容差内。晶体管702上的源-漏电压等于负供电电压VNEG的幅度，负供电电压VNEG的幅度再次可以在合适的LDMOS或EDMOS的容差内。在此级中，晶体管701和702上基本上没有栅-源电压应力。

[0088] 当启用输出路径箝位时，晶体管701和702都处于导通状态，且晶体管703被关断。可以通过将控制电压VTN选择为VNEG来关断晶体管703。在这种状态下，没有驱动信号被输出至输出路径，因此节点N1将被保持处于或接近与节点N2处的参考电压相同的电压，即两个节点可以处于或接近接地，节点N3也将如此。因此，晶体管703上的漏-源电压等于负供电电压VNEG。在这种状态下，可以将晶体管701和702的控制电压控制为足以导通这些晶体管但在栅-源容差内的正电压，例如晶体管701和702的栅极电压在这些晶体管导通时可以等于电压VPS。

[0089] 应注意，图6和图7仅例示了可以使用由一个(或多个)电压发生器111所生成的安全中间电压电平来控制的晶体管的一些实施例。

[0090] 尽管上面的讨论集中于生成可以在音频驱动电路的高电压操作模式中被用作晶体管的栅极控制电压的中间安全电压，但是附加地或替代地，可能有利的是，生成中间安全电压以调节其他电路节点处(例如，在半导体器件的某一其他端子处)的电压，从而避免半导体器件上的电压应力大于器件的相关电压容差。本公开内容的原理将适用于这样的其他受保护节点，且本公开内容涉及对生成不同于供电电压的中间电压且没有中间电压会导致部件上不期望的电压应力的任何电压路径使用安全电压箝位，该安全电压箝位在复位条件中启用。

[0091] 一般而言，本公开内容的实施方案因此涉及用于电压控制的方法和装置，且尤其涉及对音频驱动电路的电压控制。一些实施方案涉及可以高电压操作模式操作的音频驱动电路，在高电压操作模式中，至少一个供电电压可能足够高以使得在使用中，至少一个半导体器件可能在一个端子处经受高于器件的电压容差的电压，例如晶体管的源极电压可能超过栅-源电压容差。音频电路还可以包括至少一个电压发生器，当电源以高电压操作模式操作时，该至少一个电压发生器可操作以生成中间电压，该中间电压的幅度小于供电电压的幅度，且该中间电压选择性地被施加到半导体器件的端子，以将第一半导体器件上的电压应力维持在所述容差内。例如，可以将中间电压选择性地施加为晶体管的栅极端子的控制电压。

[0092] 一般而言，一些实施方案涉及一种集成电路，所述集成电路具有用于生成第一受控电压和电压箝位的电压发生器，所述第一受控电压用作至少一个晶体管的安全栅极控制电压，该电压箝位用于对电压控制器的输出进行箝位，其中通过用于集成电路的复位信号启用和禁用电压箝位。

[0093] 应注意，为了便于解释，上面所描述的任何示例性电压仅作为实施例给出。其他电压可以适用于其他应用以及不同的半导体制造工艺。例如，如上面所讨论的，一种已知的工艺可以提供具有3V左右的量级的电压容差的栅极氧化物。其他工艺(例如，较小的工艺节点几何形状)通常可以导致不同的(例如，较低的)电压容差。本公开内容的原理可以被实施为提供音频电路，该音频电路可以应对较大的信号摆幅同时将栅-源电压保持在容差内。

[0094] 已经参考音频驱动电路描述了实施方案，但是在复位的情况下生成安全电压电平且箝位安全电压电平的原理可以适用于其他应用。

[0095] 注意，如本文中所使用的术语“音频”不限于可听频率范围内的频率，且术语“音频”应被理解为包括其他频率(诸如，超声频率)和/或驱动信号，诸如用于触觉换能器(诸如，线性谐振致动器等)的触觉驱动信号。

[0096] 实施方案可以被实施为集成电路，该集成电路在一些实施例中可以是编解码器或类似物。实施方案可以被纳入电子设备中，该电子设备可以例如是便携式设备和/或用电池电源可操作的设备。该设备可以是通信设备，诸如移动电话或智能电话或类似物。该设备可以是计算设备，诸如笔记本计算设备、膝上型计算设备或平板计算设备。该设备可以是可穿戴设备，诸如智能手表。该设备可以是具有语音控制或激活功能的设备。

[0097] 本领域技术人员将认识到，上文所描述的装置和方法的一些方面可以具体化为例如位于非易失性载体介质(诸如，磁盘、CD-ROM或DVD-ROM、程序化存储器诸如只读存储器(固件))上或位于数据载体(诸如，光学信号载体或电信号载体)上的处理器控制代码。对于许多应用，实施方案将被实施在DSP(数字信号处理器)、ASIC(专用集成电路)或FPGA(现场可编程门阵列)上。因此，代码可以包括常规程序代码或微代码或例如用于设置或控制ASIC或FPGA的代码。代码还可以包括用于动态地配置可重新配置的装置(诸如，可重新编程逻辑门阵列)的代码。类似地，代码可以包括用于硬件描述语言(诸如，VerilogTM或VHDL(超高速集成电路硬件描述语言))的代码。如本领域技术人员将理解，代码可以被分布在彼此通信的多个经耦合的部件之间。在适当的情况下，还可以使用在现场可(重新)编程模拟阵列或类似的设备上运行以配置模拟硬件的代码来实施所述实施方案。

[0098] 应注意，上文所提及的实施方案例示而非限制本发明，且在不偏离随附权利要求的范围的情况下，本领域技术人员将能够设计许多替代实施方案。词语“包括”不排除除了在权利要求中所列出的那些元件或步骤之外的元件或步骤的存在，“一”或“一个”不排除多个，且单个特征或其他单元可以实现权利要求中所记载的若干单元的功能。权利要求中的任何参考数字或参考标注不应被解释为对所述权利要求范围的限制。