[0001] 本实用新型涉及信息安全技术领域，具体而言，涉及一种密钥销毁电路和密码机。

[0002] 现代密码体制的安全性不同于古典密码是基于数学难题和密钥的保密性，由于密钥算法公开，对密钥的安全性提出了更高的要求。请参阅图1，图1示出了现有技术中密钥销毁电路的结构示意图，如图1所示，现有的密钥销毁电路是使用带毁密功能的存储芯片进行密钥存储的，通过与芯片VCC接口连接的对内部电源整流的电源芯片供电工作，通过芯片的GPIO接口接收高电平信号清除芯片存储内容实现密钥销毁的。当内部电源停止工作时，带毁密功能的存储芯片停止工作，无法对密钥进行销毁，密钥销毁电路的灵活性低，稳定性差。实用新型内容

[0003] 有鉴于此，本申请的目的在于提供一种密钥销毁电路和密码机，能够在内部电源断电时，通过外部电源独立供电对密钥进行高压销毁，提高了密钥销毁的灵活性和稳定性。

[0004] 第一方面，本申请实施例提供了一种密钥销毁电路，所述密钥销毁电路包括：电源切换电路、电压比较电路、第一电源芯片、控制器和存储芯片；电源切换电路的第一输入端连接内部电源，电源切换电路的第二输入端连接外部电源，电源切换电路的输出端连接第一电源芯片的输入端；电压比较电路的输入端连接外部电源；电压比较电路的输出端连接控制器的第一端的GPIO接口；第一电源芯片的输出端连接控制器的第一端的VCC接口；控制器的第一端的接口连接系统总线；存储芯片连接控制器的第二端的接口。

[0005] 进一步地，电源切换电路包括PMOS管、肖特基二极管和第一电阻；其中，PMOS管的栅极和第一电阻的一端与电源切换电路的第一输入端连接，第一电阻的另一端接地，PMOS管的漏极连接电源切换电路的第二输入端，PMOS管的源极连接电源切换电路的输出端；电源切换电路的第一输入端连接肖特基二极管的输入端，肖特基二极管的输出端连接电源切换电路的输出端。

[0006] 进一步地，电源切换电路还包括第二电源芯片；其中，PMOS管的漏极通过第二电源芯片与电源切换电路的第二输入端连接。

[0007] 进一步地，电压比较电路包括第二电阻、第三电阻、第四电阻、第五电阻、第三电源芯片和电压比较器；其中，第二电阻的一端连接电压比较电路的输入端，第二电阻的另一端与第三电阻的一端和电压比较器的正输入端连接，第三电阻的另一端接地；第三电源芯片的输入端连接电压比较电路的输入端；第四电阻的一端连接第三电源芯片的输出端，第四电阻的另一端与第五电阻的一端和电压比较器的负输入端连接，第五电阻的另一端接地；电压比较器的输出端连接电压比较电路的输出端。

[0008] 可选地，第一电源芯片为LDO电源芯片。

[0009] 可选地，控制器为型号为GD32F103的MCU；其中，控制器包括IIC接口、SPI接口和GPIO接口。

[0010] 可选地，存储芯片为EEPROM存储芯片；其中，控制器的第二端与EEPROM存储芯片通过IIC接口连接。

[0011] 可选地，存储芯片为NAND Flash存储芯片；其中，控制器的第二端与NAND Flash存储芯片通过SPI接口连接。

[0012] 可选地，存储芯片为NOR Flash存储芯片；其中，控制器的第二端与NOR Flash存储芯片通过SPI接口连接。

[0013] 第二方面，本申请实施例还提供了一种密码机，包括FPGA、CPU、或门电路、电源电路和上述的密钥销毁电路；其中，FPGA和CPU通过总线连接；CPU和控制器的第一端通过IIC接口连接；CPU还与或门电路的第一输入端连接，或门电路的第二输入端连接电压比较电路的输出端，或门电路的输出端连接控制器的第一端的GPIO接口；电源电路和电源切换电路的第一输入端连接。

[0014] 本申请实施例提供了一种密钥销毁电路和密码机，密钥销毁电路包括电源切换电路、电压比较电路、第一电源芯片、控制器和存储芯片；其中，电源切换电路的第一输入端连接内部电源，电源切换电路的第二输入端连接外部电源，电源切换电路的输出端连接第一电源芯片的输入端；电压比较电路的输入端连接外部电源；电压比较电路的输出端连接控制器的第一端的GPIO接口；第一电源芯片的输出端连接控制器的第一端的VCC接口；控制器的第一端的接口连接系统总线；存储芯片连接控制器的第二端的接口。本申请提供的密钥销毁电路，能够在内部电源断电时，通过外部电源独立供电对密钥进行高压销毁，提高了密钥销毁的灵活性和稳定性。

[0015] 为使本实用新型的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

[0024] 为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本实用新型实施例的组件可以以各种不同的配置来布置和设计。

[0025] 因此，以下对在附图中提供的本实用新型的实施例的详细描述并非旨在限制要求保护的本实用新型的范围，而是仅仅表示本实用新型的选定实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

[0026] 在本申请实施例的描述中，需要说明的是，术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该实用新型产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

[0027] 在本实用新型的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。

[0028] 为了使得本领域技术人员能够使用本申请内容，结合特定应用场景“密钥销毁”，给出以下实施方式。对于本领域技术人员来说，在不脱离本申请的精神和范围的情况下，可以将这里定义的一般原理应用于其他实施例和应用场景。虽然本申请主要围绕“密钥销毁”进行描述，但是应该理解，这仅是一个示例性实施例。

[0029] 如图1所示，现有的密钥销毁电路是使用带毁密功能的存储芯片进行密钥存储的，当内部电源停止工作时，带毁密功能的存储芯片停止工作，无法对密钥进行销毁，密钥销毁电路的灵活性低，稳定性差。

[0030] 为了克服上述缺陷，本申请实施例提供了一种密钥销毁电路和密码机，能够在内部电源断电时，通过外部电源独立供电对密钥进行高压销毁，提高了密钥销毁的灵活性和稳定性。

[0031] 请参阅图2，图2示出了本申请实施例提供的一种密钥销毁电路的结构示意图。如图2所示，本申请实施例所提供的密钥销毁电路200包括：电源切换电路201、电压比较电路202、第一电源芯片203、控制器204和存储芯片205；

[0032] 其中，电源切换电路201的第一输入端连接内部电源，电源切换电路201的第二输入端连接外部电源，电源切换电路201的输出端连接第一电源芯片203的输入端。

[0033] 在本申请实施例中，电源切换电路201用于通过第一电源芯片203给控制器204和存储芯片205供电，同时支持内部电源供电和外部电源供电两种供电模式，在电路板上存在板上电压时通过电路板的内部电源供电，在板上电压不存在时可以通过外部电源供电。

[0034] 电压比较电路202的输入端连接外部电源；电压比较电路202的输出端连接控制器204的第一端的GPIO接口。

[0035] 在本申请实施例中，电压比较电路202用于根据外部电源的电压大小决定是否生成高电平的密钥销毁信号，并将密钥销毁信号通过控制器204的第一端的GPIO接口(General‑purpose input/output，GPIO)发送到控制器204，以使控制器204运行内部毁钥程序，并通过第二端的接口对存储芯片205存储的密钥进行擦写销毁。

[0036] 第一电源芯片203的输出端连接控制器204的第一端的VCC接口。

[0037] 在本申请实施例中，第一电源芯片203用于将电源切换电路201提供的电压转换为与控制器204相匹配的工作电压，并通过控制器204的第一端的VCC接口(Volt Current Condenser，VCC)为控制器204供电。具体地，第一电源芯片203可选用DCDC电源芯片(DC‑to‑DC converter，DCDC)或LDO电源芯片(Low Dropout Regulator，LDO)。

[0038] 在本申请实施例的优选方案中，第一电源芯片203为LDO电源芯片。

[0039] 控制器204的第一端的接口连接系统总线。

[0040] 在本申请实施例中，控制器204用于实现对存储芯片205的读、写和密钥销毁功能。具体地，控制器204根据第一端的接口连接的系统总线传输的数据，通过第二端的接口对存储芯片205进行正常读写操作，并通过第一端的GPIO接口检测电压比较电路发送的高电平的密钥销毁信号，根据密钥销毁信号，通过第二端的接口对存储芯片205进行密钥销毁。这里，系统总线包括数据总线、地址总线和控制总线，控制器204存储有内部毁钥程序，内部毁钥程序可以通过接收高电平的密钥销毁信号执行对存储芯片205存储的密钥的擦写销毁。

[0041] 具体地，控制器204可以选用支持单电源供电的低功耗单片机MCU(Microcontroller Unit，MCU)或复杂可编程逻辑器件CPLD(Complex Programmable Logic Device，CPLD)，并提供IIC(Inter‑Integrated Circuit，IIC)、SPI(Service Provider Interface，SPI)、GPIO等常见接口以适配不同的存储芯片205。

[0042] 在本申请实施例的优选方案中，控制器204为型号为GD32F103的MCU；其中，控制器204包括IIC接口、SPI接口和GPIO接口。

[0043] 存储芯片205连接控制器204的第二端的接口。

[0044] 在本申请实施例中，存储芯片205用于存储密钥。根据密钥数据量的大小，可以选用不同的存储芯片205对密钥进行存储。具体地，如果密钥数据量较小时，可以选用EEPROM(Electrically Erasable Programmable read only memory，EEPROM)或NOR FLASH等存储芯片对密钥进行存储；密钥数据量较大时，可以选用NAND FLASH等存储芯片对密钥进行存储。

[0045] 在本申请实施例的优选方案中，存储芯片205为EEPROM存储芯片；其中，控制器204的第二端与EEPROM存储芯片通过IIC接口连接。

[0046] 在本申请实施例的优选方案中，存储芯片205为NAND Flash存储芯片；其中，控制器204的第二端与NAND Flash存储芯片通过SPI接口连接。

[0047] 在本申请实施例的优选方案中，存储芯片205为NOR Flash存储芯片；其中，控制器204的第二端与NOR Flash存储芯片通过SPI接口连接。

[0048] 请参阅图3，图3示出了本申请实施例提供的一种密钥销毁电路中电源切换电路的结构示意图之一。如图3所示，电源切换电路201包括PMOS管Q1、肖特基二极管D1和第一电阻R1；

[0049] 其中，PMOS管Q1的栅极和第一电阻R1的一端与电源切换电路201的第一输入端连接，第一电阻R1的另一端接地，PMOS管Q1的漏极连接电源切换电路201的第二输入端，PMOS管Q1的源极连接电源切换电路201的输出端。

[0050] 在本申请实施例中，当内部电源供电，外部电源不供电时，PMOS管Q1的栅极输入高电平，源极输入为0，PMOS管栅极相对于源极的电压Vgs大于0，PMOS管不导通，电源切换电路201通过内部电源经肖特基二极管D1为控制器204供电；当内部电源不供电，外部电源供电时，PMOS管栅极输入电压经第一电阻R1下拉为0，源极输入高电平，PMOS管栅极相对于源极的电压Vgs小于0，PMOS管导通，电源切换电路201通过外部电源经过PMOS管为控制器204供电。

[0051] 其中，第一电阻R1为下拉电阻，用于在电源切换电路201的第一输入端没有输入或悬空时将电压下拉为0。

[0052] 电源切换电路201的第一输入端连接肖特基二极管D1的输入端，肖特基二极管D1的输出端连接电源切换电路201的输出端。

[0053] 本申请实施例中，肖特基二极管D1用于在内部电源供电时导通，使电源切换电路201通过内部电源为控制器204供电；还用于在外部电源供电时截止，防止外部电源的电流经电源切换电路201的第一输入端窜入停止供电的内部电源对内部电源造成损坏。

[0054] 请参阅图4，图4示出了本申请实施例提供的一种密钥销毁电路中电源切换电路的结构示意图之二。如图4所示，电源切换电路201还包括第二电源芯片U1；

[0055] 其中，PMOS管Q1的漏极通过第二电源芯片U1与电源切换电路201的第二输入端连接。

[0056] 在本申请实施例中，第二电源芯片U1用于将电源切换电路201的第二输入端连接的外部电源的电压转换为与内部电源提供的电压值相同的电压值。具体地，第二电源芯片U1可选用DCDC电源芯片或LDO电源芯片。

[0057] 请参阅图5，图5示出了本申请实施例提供的一种密钥销毁电路中电压比较电路的结构示意图。如图5所示，电压比较电路202包括第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第三电源芯片U2和电压比较器A1；

[0058] 其中，第二电阻R2的一端连接电压比较电路202的输入端，第二电阻R2的另一端与第三电阻R3的一端和电压比较器A1的正输入端连接，第三电阻R3的另一端接地。

[0059] 在本申请实施例中，第二电阻R2和第三电阻R3共同用于对电压比较电路202的输入端输入的外部电源的电压进行分压，将分压后的电压输入电压比较器A1的正输入端。其中，第二电阻R2和第三电阻R3的比值由预设的外部电源的最低毁钥电压和预设的电压比较器的参考电压决定。

[0060] 第三电源芯片U2的输入端连接电压比较电路202的输入端。

[0061] 在本申请实施例中，第三电源芯片U2用于将外部电源的电压转换为预设的基准电压，为电压比较电路202提供基准电压。可选地，基准电压可以是与内部电源提供的电压值相同的电压值。具体地，第三电源芯片U2可选用DCDC电源芯片或LDO电源芯片。

[0062] 在一种可能的实施方式中，也可以不使用第三电源芯片U2，而是将第二电源芯片U1的输出端连接电压比较电路202的输入端，通过电源切换电路201为电压比较电路202提供基准电压。

[0063] 第四电阻R4的一端连接第三电源芯片U2的输出端，第四电阻R4的另一端与第五电阻R5的一端和电压比较器A1的负输入端连接，第五电阻R5的另一端接地。

[0064] 在本申请实施例中，第四电阻R4和第五电阻R5共同用于对第三电源芯片U2输出的基准电压进行分压，将分压后的电压输入电压比较器A1的负输入端。其中，第四电阻R4和第五电阻R5的比值由预设的基准电压和预设的电压比较器的参考电压决定。

[0065] 电压比较器A1的输出端连接电压比较电路202的输出端。

[0066] 在本申请实施例中，若电压比较器A1正输入端输入的电压高于负输入端输入的参考电压，电压比较器A1输出高电平的密钥销毁信号；反之，电压比较器A1输出低电平信号。

[0067] 举例说明，以最低毁钥电压18V、基准电压5V、参考电压1V为例，第二电阻R2和第三电阻R3的比值为17:1，最低毁钥电压18V经过17:1分压电路产生1V的参考电压，第四电阻R4和第五电阻R5的比值为4:1，基准电压5V经过4:1分压电路产生1V的参考电压。当外部电源输出28V的电压时，电压比较器A1的正输入端输入的电压大于参考电压1V，电压比较器A1输出高电平的电压销毁信号；当外部电源输出8V的电压时，电压比较器A1的正输入端输入的电压小于参考电压1V，电压比较器A1输出低电平信号。这样，可以实现对密钥的外部高压销毁。

[0068] 本申请实施例提供了一种密钥销毁电路，密钥销毁电路包括电源切换电路、电压比较电路、第一电源芯片、控制器和存储芯片；其中，电源切换电路的第一输入端连接内部电源，电源切换电路的第二输入端连接外部电源，电源切换电路的输出端连接第一电源芯片的输入端；电压比较电路的输入端连接外部电源；电压比较电路的输出端连接控制器的第一端的GPIO接口；第一电源芯片的输出端连接控制器的第一端的VCC接口；控制器的第一端的接口连接系统总线；存储芯片连接控制器的第二端的接口。本申请提供的密钥销毁电路，能够在内部电源断电时，通过外部电源独立供电对密钥进行高压销毁，提高了密钥销毁的灵活性和稳定性。

[0069] 基于相同的技术构思，本申请实施例还提供一种密码机，请参阅图6，图6示出了本申请实施例提供的一种密码机的结构示意图。如图6所示，密码机600包括FPGA601、CPU602、或门电路603、电源电路604和如上所述的密钥销毁电路200，密钥销毁电路200包括电源切换电路201、电压比较电路202、第一电源芯片203、控制器204和存储芯片205。

[0070] 其中，FPGA601和CPU602通过总线连接。

[0071] 在本申请实施例中，FPGA601是密码机600中的现场可编程门阵列(Field Programmable Gate Array，FPGA)，CPU602是密码机600中的中央处理器(Central 
Processing Unit，CPU)。FPGA601和CPU602通过总线连接，共同用于实现密钥的加解密和生成密钥的功能。

[0072] CPU602和控制器204的第一端通过IIC接口连接。

[0073] 在本申请实施例中，CPU602用于将生成的密钥通过IIC接口发送到控制器204中，以使控制器204将生成的密钥存储到存储芯片205中。控制器204可以是密码机600的电路板上自带的用于检测密码机600的板卡的温度、电压等状态信息实现监控管理功能的型号为GD32F103的MCU，存储芯片205可以是密码机600电路板上自带的用于存储密钥的EEPROM存储芯片。

[0074] CPU602还与或门电路603的第一输入端连接，或门电路603的第二输入端连接电压比较电路202的输出端，或门电路603的输出端连接控制器204的第一端的GPIO接口。

[0075] 在本申请实施例中，密码机600可以通过CPU602和电压比较电路202同时连接或门电路603，CPU602和电压比较电路202中的任意一个发送的高电平的密钥销毁信号均可以使控制器204运行内部毁钥程序，并通过第二端的接口对存储芯片205存储的密钥进行擦写销毁。密码机600同时支持本地销毁和外部高压销毁。

[0076] 电源电路604和电源切换电路201的第一输入端连接。

[0077] 本申请实施例中，电源电路604用于作为内部电源为电源切换电路201供电。

[0078] 本申请实施例提供了一种密码机，密码机包括FPGA、CPU、或门电路、电源电路和如上所述的密钥销毁电路，密钥销毁电路包括电源切换电路、电压比较电路、第一电源芯片、控制器和存储芯片；其中，电源切换电路的第一输入端连接内部电源，电源切换电路的第二输入端连接外部电源，电源切换电路的输出端连接第一电源芯片的输入端；电压比较电路的输入端连接外部电源；电压比较电路的输出端连接控制器的第一端的GPIO接口；第一电源芯片的输出端连接控制器的第一端的VCC接口；控制器的第一端的接口连接系统总线；存储芯片连接控制器的第二端的接口。本申请提供的密钥销毁电路，能够在内部电源断电时，通过外部电源独立供电对密钥进行高压销毁，提高了密钥销毁的灵活性和稳定性。

[0079] 最后应说明的是：以上所述实施例，仅为本申请的具体实施方式，用以说明本申请的技术方案，而非对其限制，本申请的保护范围并不局限于此，尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本申请实施例技术方案的精神和范围，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。