[0001] 本实用新型是关于雷达应用技术领域，特别是关于一种基于zynq的雷达信号处理系统。

[0002] 传统的雷达信号处理系统采用ADC+FPGA+DSP架构，通过FPGA实现高数据吞吐能力，DSP实现数据处理算法。FPGA和DSP是独立工作，需要单独设计外围电路，若FPGA和DSP在单板上设计，则整个系统的电源设计、电路板等都会比较复杂。若FPGA和DSP分开设计也会占用大量空间。另外FPGA和DSP之间还存在数据传输接口开销，速率越高还会存在通信接口的时钟同步问题。以上原因会导致雷达信号处理系统设计较为复杂，难以满足小型化、低功耗应用。

[0003] 公开于该背景技术部分的信息仅仅旨在增加对本实用新型的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。实用新型内容

[0004] 本实用新型的目的在于提供一种基于zynq的雷达信号处理系统，其结构简单，满足小型化、低功耗应用。

[0005] 为实现上述目的，本实用新型的实施例提供了一种基于zynq的雷达信号处理系统，包括：ADC采样处理单元、时钟单元、zynq处理单元以及DDS信号处理单元。

[0006] ADC采样处理单元用于雷达信号的接收和处理；时钟单元用于产生系统时钟和输入时钟；zynq处理单元与ADC采样处理单元和时钟单元相连，所述zynq处理单元基于输入时钟产生ADC采样处理单元的采样时钟；DDS信号处理单元与zynq处理单元相连，用于输出中频信号。

[0007] 在本实用新型的一个或多个实施例中，所述ADC采样处理单元包括相连的ADC前端信号调理电路和中频信号采样ADC，所述ADC前端信号调理电路用于将雷达信号转换为供中频信号采样ADC进行采样的差分模拟信号，所述中频信号采样ADC与zynq处理单元相连。

[0008] 在本实用新型的一个或多个实施例中，所述时钟单元包括与zynq处理单元相连的晶振，所述晶振用于产生供zynq处理单元使用的系统时钟。

[0009] 在本实用新型的一个或多个实施例中，所述时钟单元包括与zynq处理单元相连的时钟缓冲器，所述时钟缓冲器用于接收外部时钟并产生输入时钟。

[0010] 在本实用新型的一个或多个实施例中，所述zynq处理单元包括zynq处理器、缓存单元和存储单元，所述缓存单元和存储单元与zynq处理器相连，所述zynq处理器与ADC采样处理单元、时钟单元和DDS信号处理单元相连。

[0011] 在本实用新型的一个或多个实施例中，所述zynq处理器包括与ADC信号采样处理单元以及时钟单元相连的锁相环，所述锁相环用于基于输入时钟产生ADC信号采样处理单元的采样时钟。

[0012] 在本实用新型的一个或多个实施例中，所述DDS信号处理单元包括DDS信号输出模块和DDS信号处理电路，所述DDS信号输出模块与zynq处理单元相连，所述DDS信号输出模块基于zynq处理单元输出的信号输出DDS信号，所述DDS信号处理电路用于对DDS信号进行处理以输出中频信号。

[0013] 在本实用新型的一个或多个实施例中，所述雷达信号处理系统还包括与zynq处理单元连接的接口模块。

[0014] 在本实用新型的一个或多个实施例中，所述接口模块包括控制舱接口模块、射频组件接口模块、波控接口模块和调试接口模块。

[0015] 在本实用新型的一个或多个实施例中，所述zynq处理器包括ARM处理器和现场可编程门阵列模块。

[0016] 与现有技术相比，根据本实用新型实施例的基于zynq的雷达信号处理系统，采用ADC+zynq+DDS的方案来代替传统的ADC+FPGA+DSP处理器架构，从而能够解决高数据采集、高数据处理、高数据传输与小型化之间矛盾，实现了雷达信号处理系统的小型化、低功耗设计；本实用新型的ADC信号采样处理单元能够支持3通道同步采样，采样时钟频率可变。

[0018] 下面结合附图，对本实用新型的具体实施例进行详细描述，但应当理解本实用新型的保护范围并不受具体实施例的限制。

[0019] 除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。

[0020] 说明书中的“耦接”或“连接”或“相连”既包含直接连接，也包含间接连接。间接连接为通过中间媒介进行的连接，如通过电传导媒介进行的连接，其可具有寄生电感或寄生电容；间接连接还可包括在实现相同或相似功能目的的基础上通过其他有源器件或无源器件的连接，如通过开关、跟随电路等电路或部件的连接。另外，在本实用新型中，例如“第一”、“第二”之类的词语主要用于区分一个技术特征与另一个技术特征，而并不一定要求或暗示这些技术特征之间存在某种实际的关系、数量或者顺序。

[0021] 如图1所示，一种基于zynq的雷达信号处理系统，包括：ADC采样处理单元、时钟单元、zynq处理单元以及DDS信号处理单元。

[0022] ADC采样处理单元用于雷达信号的接收和处理；时钟单元用于产生系统时钟和输入时钟；zynq处理单元与ADC采样处理单元和时钟单元相连，所述zynq处理单元基于输入时钟产生ADC采样处理单元的采样时钟；DDS信号处理单元与zynq处理单元相连，DDS信号处理单元用于输出中频信号。

[0023] 其中，zynq处理单元包括zynq处理器101、缓存单元102和存储单元103。缓存单元102和存储单元103与zynq处理器101相连，zynq处理器101与ADC采样处理单元、时钟单元和DDS信号处理单元相连。

[0024] zynq处理器101内部设置有ARM处理器和现场可编程门阵列模块FPGA两个部分，通过标准的AXI接口使ARM处理器和现场可编程门阵列模块FPGA之间能够实现高带宽、低延迟的连接，从而避免了分立模块之间的接口开销，使电路设计简化，节省板级电路设计空间。

[0025] 本实施例采用zynq处理器101作为雷达信号处理系统的处理器，能够实现对雷达信号的采集和处理，从而控制雷达工作，向控制舱计算机(与本系统互连的外部设备)输出有关信息。

[0026] 一实施例中，缓存单元102为SDRAM，缓存单元102用作程序及数据缓存。存储单元103为SPI NOR Flash，存储单元103一方面作为zynq处理器101的固件存储单元，用于固件加载，另一方面作为T/R校准数据存储器，用来存储T/R校准数据。

[0027] 如图1所示，时钟单元包括与zynq处理单元的zynq处理器101相连的晶振201，晶振201用于产生供zynq处理单元的zynq处理器101使用的系统时钟。一实施例中，晶振201为有源晶振。

[0028] 如图1所示，时钟单元包括与zynq处理单元的zynq处理器101相连的时钟缓冲器202，时钟缓冲器202用于接收多种外部时钟并产生适用于zynq处理器101的输入时钟(如LVDS、LVCMOS等)输入时钟，外部时钟的频率能达到100MHz。

[0029] 一实施例中，zynq处理器101内设置有与ADC信号采样处理单元以及时钟单元的时钟缓冲器202相连的锁相环PLL，锁相环PLL用于将输入时钟根据需要变换到合适的采样时钟至ADC信号采样处理单元，以作为ADC信号采样处理单元的采样时钟。

[0030] 如图1所示，ADC采样处理单元包括相连的ADC前端信号调理电路302和中频信号采样ADC301。ADC前端信号调理电路302用于将雷达信号(如IF和信号、IF差1信号和IF差2信号)转换为供中频信号采样ADC301进行采样的差分模拟信号，雷达信号为单端模拟信号，中频信号采样ADC301与zynq处理单元的zynq处理器101相连，中频信号采样ADC301用于对ADC前端信号调理电路302的输出信号进行采样以及模数转换，并将转换得到的信号输送至zynq处理器101。

[0031] 一实施例中，中频信号采样ADC支持4通道采样，每个通道支持125MSPS采样。本实施例中使用了其中3个通道，分别用来采样IF和信号、IF差1信号和IF差2信号，且能保证3通道采样之间的同步。

[0032] 如图1所示，DDS信号处理单元包括DDS信号输出模块401和DDS信号处理电路402。DDS信号输出模块401与zynq处理单元的zynq处理器101相连，DDS信号输出模块401基于zynq处理单元输出的信号输出DDS信号，DDS信号处理电路402用于对DDS信号进行处理以输出中频信号。

[0033] DDS信号输出模块401产生一路DDS信号，用做中频发射链路的输入，DDS信号根据回波多普勒频移调整输入实现速度回路的稳定跟踪，DDS信号输出模块401的参考时钟由外部输入。DDS信号处理电路402将DDS信号(电流信号)转化为电压信号，对外输出中频信号。

[0034] 如图1所示，雷达信号处理系统还包括与zynq处理单元的zynq处理器101相连的接口模块。

[0035] 一实施例中，接口模块包括控制舱接口模块、射频组件接口模块、波控接口模块和调试接口模块。控制舱接口模块包括控制舱接口501以及与控制舱接口501和zynq处理器101相连的第一接口电路。射频组件接口模块包括射频组件接口502以及与射频组件接口
502和zynq处理器101相连的第二接口电路。波控接口模块包括波控接口503以及与波控接口503和zynq处理器101相连的第三接口电路。调试接口模块包括调试接口504以及与调试接口504和zynq处理器101相连的第四接口电路。

[0036] 控制舱接口501与控制舱计算器505相互连接。射频组件接口502与外部设备射频组件506相互连接，从而实现相互通信、控制发射机组件。波控接口503与天馈组件507相互连接，从而实现波束校准和控制功能。调试接口504与调试设备508相互连接，用于调试。

[0037] 前述对本实用新型的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本实用新型限定为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化，本实用新型可以以其它形式、结构、布置、比例，以及用其它组件、材料和部件来实现。对示例性实施例进行选择和描述的目的在于解释本实用新型的特定原理及其实际应用，从而使得本领域的技术人员在不脱离本实用新型范围和精神的情况下能够实现并利用本实用新型的各种不同的示例性实施方案以及各种不同的选择和改变。本实用新型的范围意在由权利要求书及其等同形式所限定。