本发明与可变电流源相关，更详细地说是一个使用金属氧化物半导 体晶体管的体积小、精度高的可变电流源。 在以前，这种类型的可变电流源是使并联的MOS电流源进行通断 作为加权电流源用于DA转换器，通过加减由数字输入信号通断的各个 电流源来获得作为模拟输出信号的电流值，例如像已公开的日本专利申 请4-42619中介绍的那样。 图1是一个电路图，显示了上面提到的已知示例并展示了一个六位 数模转换器。在这一示例中，低端两位由加权电流源T1、T2组成，高端 四位由分段电流源I1到I15组成。电流源T1、T2以及I1到I15中的任何一 个由一个或多个并联并作为基本单位的单元电流源t1组成。设t1的电流 值是It1,T1、T2以及I1到I15的电流值分别是IT1、IT2以及II1到II15， 并有如下定义： IT1=1·It1 (1) IT2=2·It1 (2) II1～II15=4·It1 (3) 电流源T1、T2以及I1到I15均通过开关ST1、ST2以及SI1到SI15与 节点N2相连。 下面介绍该电路的工作原理。开关ST1、ST2以及SI1到SI15由数字 输入信号接通或关断，以加和基于等式(1)至(3)中显示值的通断电 流值并输出到节点N2。例如，5·It1表示开关ST1与SI1接通，也就是说， II1+IT1=5·It1，而11·It1表示开关ST1、ST2、SI1与SI2接通，也就是说， II1+II2+IT1+IT2=11·It1。如此，能产生的模拟电流值的范围为零到63·It1。 图2是上面提到的已知示例所显示电路的布局图，展示了由图1 中显示的T1、T2形成的二进制加权电流源被扩展组成一个四位的二进制 加权电流源的电路布局。二进制的加权是用一个或多个作为最小基本单 位的单元电流源t1来形成的。 然而，在上面提到的传统工艺中可变电流源有一个下面将要介绍的 缺点。 在考虑一个可变电流源时重要的参数是总输出电流可变范围和输 出电流的允许误差电流值。特别当要制作一个电流源，例如电流变量为 28.05微安，允许误差电流值等于或小于0.11微安的电流源，可以制作 出这样的电流源，此时它的最小电流源的电流值等于或小于0.11微安。 在介绍传统工艺的每种方案时都将详细介绍这一示例。 例如，当一个电流源按照分段电路方案制成，其电流变量为28.05 微安，允许误差电流值为0.11微安，理想的可变电流源可以通过将单元 分段电流值设为0.11微安并并联255个这样的单元分段电路来得到。这 种分段电路方案有一个优点，输出电流的允许误差电流值即使在255个 单元分段电路中的各个电流值由于制造误差而引起偏差的情况下也几 乎不会降低。然而，这一方案也有一个缺点，它需要255个开关来通断 255个电流源的连接，这样将增加电路的尺寸与体积。 当一个电流源类似地按照加权电路方案制成，其电流变量为28.05 微安，允许误差电流值为0.11微安，理想的可变电流源可以通过并联8 个电流源来得到，这8个电流源的电流值的范围从最小的0.11微安，按 2的倍数依次增加到14.08微安，也就是说，它们的电流值分别为0.11 微安、0.22微安、0.44微安、0.88微安、1.76微安、3.52微安、7.04微 安和14.08微安。在这种情况下，用于通断电流源连接的开关可以不超 过8个，这样能减小电路的尺寸。然而，上面提到的方案有一个缺点， 当8个电流源中的各个电流值由于制造引起偏差，输出电流值的允许电 流值会降低。特别从制造方面考虑晶片的随机误差和斜面误差时，如果 电路布局得到改进，随机误差不会成为降低允许电流值的因素，例如用 分段电流源组成图2所示的所有加权电流源。然而，除此改进外，当出 现图2所示的斜面误差后允许电流值会降低。考虑上面提到的八位加权 电流源，随着加权电流源的序列更高，其斜面误差按1％变大，单独的 电流值将如图8所示。在这种情况下，低序的七个电流源的总电流值为 14.6762微安，而序列最高的电流源的电流值为15.0656微安。两个电流 值之差由下式得出： 15.0656-14.6762=0.3894(μA) (4) 得到的这个值超过允许误差电流值0.11微安，这个值按如下等式 转化为基本单位： log2[{(15.0656+14.6762)/0.3894}+1]=6.27(bit) (5) 得到的这个值与八位二进制加权电流源的精度相比实质上已降 低。 为了降低加权电路中斜面误差对基本单位的影响，可以改进这种布 局。然而在这种情况下，为了使在连接单独电流源时消除斜面误差，需 要将大量的加权电路按不同角度布置，这样将产生布局复杂、体积增加 的缺点。 本发明旨在提供一种结构简单、尺寸紧凑的可变电流源，它能够避 免上面提到的外形复杂、尺寸大的缺点。 根据本发明的可变电流源电路在设计各个电流源的电流值时考虑 了制造引起的电流值的偏差，所以即使在加权电路中电流源的电流值出 现偏差，输出电流的基本单位，也就是允许电流值也不会降低。同样， 根据本发明的可变电流源电路的布局能使电流源的数目与尺寸最小，并 通过调整单个电流源的偏差与确定电流设计值从而达到最优设计。 另外，传统二进制加权可变电流源的设计通过加一个与数字输入信 号的均匀增加相应的常数来均匀增加输出电流。根据本发明的可变电流 源的布局可以相应于数字输入信号的增加有规律地将加到输出电流的 值减小，并通过在下降序列电流源中从当前电流源直到第一个电流源的 下偏差电流值的和上加一个等于或小于允许电流值的数值来增加输出 电流。 与上面提到的想法一致，根据本发明的可变电流源电路包括多个各 自有不同固定电流值的加权电流源，其特征在于等于输出电流基本单位 的允许电流值是第一个电流源的电流值，每个电流源的电流值通过在下 降序列电流源中从当前电流源直到第一个电流源的下偏差电流值的和 上加一个等于或小于允许电流值的数值来增加。 下面是一个优选实施例。可变电流源包含一系列电流源，这些电流 源以上升序列设置，并且每个电流源在组成时都已设计好电流供应能 力，从第一个电流源开始各个电流源的电流值依次按相临下位的电流值 倍增，并且每一个电流源的上偏差电流值通过给设计电流供应能力加一 个由于制造引起的偏差来得到，它等于或小于相临下位的电流源的上偏 差电流值与从设计电流供应能力减去偏差得到的下偏差电流值之和。并 且，用于输出恒定电流的每个电流源可以有一个金属氧化物半导体晶体 管和一个接头，这个晶体管有一个栅极连接到电源VDD的高电位侧，使 晶体管操作在非饱和区。 较优选的是，基本上以上升序列，电流源的电流值顺次按2的倍数 递增，每个电流源的实际增加量小于按电流值上升顺序有规律地降低的 允许电流值。 另外，每个电流源的电流值可以等于或小于这样一值，该值为将相 临下位电流源的电流设计值的两倍除以电流源的偏差率并加1。 推导出的组成可变电流源的电流源数目k是一个使几何级数之和 大于变量Imax的最小值，这里该几何级数的常比是r，第一项是a，a由 允许电流减去偏差得到。也就是说k由下式推导得出： a·(rk-1)/(r-1)≥Imax k≥log{1+(r-1)·Imax/a}/1og(r) 其中r是一个常比，其为2与允许误差电流值之商。 图1是展示传统工艺实施例的电路图。 图2是展示传统工艺二进制加权电路的布局图。 图3是展示根据本发明的实施例的电路图。 图4是显示图3所示电路的电流设计值以及等式的表。 图5是展示图3所示加权电流源另一个实施例的电路图。 图6是展示根据本发明的特殊实施例的表。 图7是展示图6所示实施例输入与输出的特性图。 图8是展示传统工艺特殊实施例的表。 图9是展示图8所示的实施例输入与输出的特性图。 图3显示了本发明的第一个实施例。首先介绍该电路的配置。这一 实施例包含一个加权可变电流源电路，这一电路又包含由多个并联的晶 体管M1至Mn组成的电流源IS1至ISn，每个晶体管的栅极连接到偏置电 压VB，源极连接到电压VSS，漏极经开关S1到Sn连接到节点N1。数字 信号输入到可变电流源电路开关S1至Sn，可变电流Io从节点N1输出。 接着介绍电路的工作原理。开关S1至Sn由数字输入信号通断。各 个晶体管M1至Mn充当电流设计值为Ib1至Ibn的恒定电流源。Ib1至Ibn 的任意总值作为可变电流Io从节点N1输出，N1极与电流源的接头由开 关S1至Sn通断。 如图4所示，图3所示可变电流源的特征在于设计值Ib1至Ibn，可 变电流源的设计不会使Io的基本单位降低，也就是说，甚至当电流值偏 离设计值Ib1至Ibn，允许误差电流值也不会降低。 假定输出电流Io的允许误差电流值，也就是电流变化的允许最大 阶跃量，为a1。对于第k个电流源ISK的电流值IbK，IS1侧的电流源被 称为小电流电流源，意即低侧电流源。由偏差所致的IbK的最大值是 IaK，最小值是ICK。现在假设偏差率为±e,ISK由下式表示： Ick=(1-ek)·Ibk (6) Iak=(1+ek)·Ibk (7) 考虑开关S1至Sn全部断开，输出电流Io从零逐渐增加的情况。首 先，当开关S1从断开到接通，由于IS1能够产生Ia1 最大值的电流，因 而电流的变化量是Ia1的最大值。Ia1应当在允许误差之间，因此需要满 足下式： Ia1≤a1 (8) 其中a1是允许电流值。 接着，当数字输入信号增加1，开关S2接通，S1断开，电流变化量 是最大值，此时IS1的电流值偏离到最小值Ic1,IS2的电流值偏离到最 大值Ia2。因此，需要满足下式： Ia2-Ic1≤a1 (9) 因为上式(9)的右边项等于式(8)右边项，通过设置Ia2满足下 式可以满足式(9)： Ia2≤Ic1+Ia1 (10) 接着，当数字输入信号再增1时，从开关S2接通、S1断开的状态 到开关S2与S1都接通，改变的电流量只是IS1电流量的增加值，因此只 需满足式(8)。接着，当数字输入信号再增1，从开关S3断开、S2与 S1接通的状态到开关S3接通、S2与S1都断开，电流的变化量是最大值， 此时IS3偏离到最大值Ia3,IS2偏离到最小值Ic2,IS1偏离到最小值Ic1, 因此需要满足下式： Ia3-Ic2-Ic1≤a1 (11) 由式(8)，要满足式(11)只需满足下式： Ia3≤Ic2+(Ic1+Ia1) (12) 式(12)中右边的第二项等于式(10)右边项，因此，通过设置Ia3 满足下式时能满足式(12)： Ia3≤Ic2+Ia2 (13) 类似，对Ia4可以导出： Ia4-Ic3-Ic2-Ic1≤a1 (14) 根据式(8)与(12)，要满足式(14)只需满足下式： Ia4≤Ic3+Ia3 (15) 重复上述步骤，可以得到： Iak≤Ic(k-1)+Ia(k-1) (16) 将式(6)与(7)代入式(16)，得到下式： Iak≤{2/(1+e(k-1))}·Ia(k-1) (17) Ibk≤{2/(1+ek)}·Ib(k-1) (18) 根据上式，设置Iak使其满足下式： 当k=1,Ia1≤a1 (19) 当k≥2,Iak≤Ic(k-1)+Ia(k-1) (20) 或Iak≤{2/(1+e(k-1))}·Ia(k-1) (21) 否则，设置Ibk满足下式： 当k=1,Ib1≤a1/(1+e1) (22) 当k≥2,Ibk≤{2/(1+ek)}·Ib(k-1) (23) 因此，甚至加权电流源电路中各个电流值偏离设计值，可变电流源 输出电流Io的允许电流值也不会超过a1，这样可以在不降低输出电流Io 基本单位的情况下制造出可变电流源。 设置每个电流源的电流值，使式(19)、(20)、(21)中的Iak 或式(22)、(23)中的Ibk取上限，即各式取等号，这样能使电流源 数目最少并使设计最优。 另外，每个电流值能按式(19)、(20)、(21)或式(22)、(23) 进行设置，以消除由于偏差引起的误差的影响，这样不需要增加尺寸而 减小偏差，如传统工艺上的那样。因此，电路尺寸与体积可以充分减小。 更进一步，由于晶体管M1至Mn不需要在外形上相同，不同沟道长度的 晶体管在使用上可以自由组合，例如延长沟道长度L使电流源的电流值 减小，即位于低侧。当这个晶体管的沟道宽度增加，晶体管的栅极能做 成折叠形。 每一个加权电流源ISK可以是任意配置的，只要到输出极N1的输 出电流Ibk由用数字输入信号通断的开关SK来控制。因此，如图5所示， 电路能由晶体管MK构成，该晶体管的栅极经开关SK接到偏置电压VB， 源极接到电源VSS，漏极接到节点N1。 顺便提及，当式(23)中没有出现偏差，也就是说偏差率±eK等于 零，这时可得出下式： Ibk≤ 2·Ib(k-1) (24) 当这个值设置为上极限值，也就是用等号表示，就得到了传统的二 进制加权电流源电路，其中更高序列的电流源的电流值为相临下位序列 电流源的电流值的二倍。 另外，尽管图3与图5所示电路中每个加权电流源的栅极连到偏置 电压VB，但将栅极与电源VDD的高电势相连替代偏置电压VB，可使晶 体管在非饱和区使用，这样使可变电阻电路能防止由于制造产生的差异 导致精度降低。 本发明的另一实施例由附有数值的说明书详细介绍。 图6显示了图4所示单个电流值的具体数值表，作为示例，每个电 流源的偏差率为±10％，允许误差电流值为0.11微安，电流变量等于或 大于28.05微安。也就是假设下式成立： ek=10％,a1=0.11μA (25) 由式(22)，上极限值Ib1由下式得出： Ib1=0.1μA (26) 同样，由式(23)可得到下式： Ibk≤{2/1.1}3 Ib(k-1) (27) 因此由式(26)与(27)可得到下式： Ib2≤{2/1.1}3 0.1μA=0.1818(28) 例如，将式(28)中得到的值经四舍五入到第三位小数点，并令： Ib2=0.18μA (29) 类似计算图6所示Ib3向上的值。将十个电流源加在一起，能得到 大于等于28.05微安的电流变量。在图6中，这个值为了计算已经四舍 五入到第三位小数点。 当四舍五入的值增加，输出电流将更加不受偏差影响，另一方面， 则需要更多的电流源。 电流源的优化数目通过将式(27)舍弃不等号取等号而得到。 特别对于IbK，考虑常比r=2/1.1、第一项a=Ib1=0.1微安的几何级 数，k的最小值将从几何级数之和大于等于电流量Imax=28.05微安推出， 因此得到下式： a·{(rk-1)/(r-1)}≥Imax (30) 整理式(30)得出下式： rk≥1+(r-1)Imax/a (31) 进一步整理式(31)，得到下式： k≥log{1+(r-1)·Imax/a}/log(a)(32) 将具体数值代入等式(32)导出下式： k≥9.0998…… (33) 因此，它表示至少需要十个电流源。 尽管图6的表中的电流值已经四舍五入，但经推导得出的电流源数 目依然是十，因此这一示例表明电流值四舍五入并不增加电流源数目。 同样，从相反的观点考虑，满足式(25)所示条件并且电流变量大 约为设计变量45.97微安的可变电流源能由图6所示的可变电流源得 到。 图7所示的图表示输出电流Io与图6所示的可变电流源的数字输 入信号保持一致。G1表示设计值IbK的特性。从图中可以明显看出，对 于单个电流源，输出电流Io设计成与通断点有少许重叠。 因此，甚至当电流源的电流值出现随机偏差，输出电流Io能在可 变电流的允许误差电流值范围内输出。 G2表示存在斜面误差时随着电流源的序列更高电流源的电流值按 1％增加的特性。 在这种情况下，输出电流Io同样在可变电流范围内持续产生。G3 表示当第七、八、九电流源的电流值分别按-10％变化时输出电流Io类 似地持续产生的特性。 图8的表显示了将同一个电路作为图6所示传统二进制加权电流源 电路进行的比较，也是允许误差电流值为0.11微安，电流变量为28.05 微安。 在这种情况下，能使用八个电流源来得到28.05微安的电流变量。 尽管电流源的数目少于图6所示，但当八个电流源中的任何一个产生的 值不是设计值，就会出现一个点，在允许误差电流值内得不到理想输出 电流Io。在图9的说明中有举例。 图9显示的图表示了输出电流Io关于图8所示的传统二进制加权 电流源电路的数字输入信号的特性。 与图7相似，G4表示设计值的特性，G5表示斜面误差为1％时的 特性，G6表示第五、六、七电流源的电流值有-10％偏差时的特性。 从图中可以明显看出，电路的设计能在允许误差电流值0.11微安 之间准确输出电流变量，这也就是G4特性。 因此，当由偏差引起误差时，产生了断点E5与E6，理想输出电流 Io不能在作为允许误差电流值的G5与G6之内得到。 正如上面所介绍的，根据本发明的等电位转换电路使每一个电流源 的电流值的设计都考虑了加权电路的电流源中由于制造引起误差的电 流值偏差。因此输出电流的基本单位，也就是允许误差电流值并没有减 小。 同样，根据本发明的等电位转换电路使每一个电流源的电流设计值 由关于等式的偏差确定，因此使电流源的数目最少、尺寸最小并使设计 最优。