[0003] 本公开的某些方面整体涉及电子电路，并且更具体地涉及用于数模转换器(DAC)中的共模电流移除的技术和装置。

[0004] 无线通信设备被广泛部署，以提供各种通信服务，诸如电话、视频、数据、消息接发、广播等等。此类无线通信设备可以经由各种合适的无线电接入技术(RAT)中的任何合适的无线电接入技术(RAT)来发送和/或接收射频(RF)信号，这些无线电接入技术(RAT)包括但不限于5G新无线电(NR)、长期演进(LTE)、码分多址(CDMA)、时分多址(TDMA)、宽带CDMA(WCDMA)、全球移动系统(GSM)、蓝牙、蓝牙低功耗(BLE)、ZigBee、无线局域网(WLAN)RAT(例如，WiFi)等。

[0005] 无线通信网络可以包括能够支持针对多个移动站的通信的多个基站。移动站(MS)可以经由下行链路和上行链路与基站(BS)通信。下行链路(或前向链路)是指从基站到移动站的通信链路，而上行链路(或反向链路)是指从移动站到基站的通信链路。基站可以在下行链路上向移动站发送数据和控制信息，并且/或者可以在上行链路上从移动站接收数据和控制信息。基站和/或移动站可以包括发送数模转换器(TX DAC)，该发送数模转换器(TX DAC)可以用于例如将数字信号转换成模拟信号以便在由一个或多个天线发送之前进行信号处理(例如，滤波、上变频以及放大)。

[0019] 本公开的某些方面涉及用于在数模转换器(DAC)(诸如具有电阻器阶梯电路的电流舵DAC)中的共模电流移除的技术和装置。共模电流移除方案可用耦合到电阻器阶梯电路的分流支路的中心的第一电流吸收电路以及耦合到DAC的输出(例如，差分输出)的第二电流吸收电路来实现。第一电流吸收电路和第二电流吸收电路可被设计成从DAC移除(或至少基本上减小)共模电流。第二电流吸收电路可被设计成抵消由于第一电流吸收电路中的工艺、电压和/或温度(PVT)引起的变化，使得总共模电流移除方案将与PVT无关或至少具有低变化。

[0020] 下文参考附图更加充分地描述本公开的各个方面。然而，本公开可以以许多不同的形式来体现，并且不应当被解释为限于贯穿本公开所呈现的任何特定的结构或功能。而是，提供这些方面以使得本公开将是周密且完整的，以及将向本领域技术人员完整地传达本公开的保护范围。基于本文的教导内容，本领域的技术人员应当理解的是，本公开的范围旨在涵盖本文所公开的公开的任何方面，无论其是独立实现的还是结合本公开的任何其他方面实现的。例如，可使用本文所阐述的任何数量的方面来实现装置或实践方法。此外，本公开的范围旨在涵盖使用除了本文所阐述的本公开的各个方面之外或者不同于本文所阐述的本公开的各个方面的其他结构、功能性、或者结构和功能性来实践的此类装置或方法。
应当理解，本文所公开的本公开的任何方面可通过本发明的一个或多个元素来体现。

[0021] 词语“示例性”在本文中用于意指“用作示例、实例、或例示”。本文被描述为“示例性”的任何方面不一定被解释为比其他方面优选或具有优势。

[0022] 如本文所用，呈动词“连接”的各种时态的术语“与……连接”可以意指元件A被直接连接到元件B或者其他元件可以被连接在元件A和元件B之间(即，元件A与元件B间接连接)。在电子组件的情况下，术语“与……连接”在本文中还可以用于意指导线、迹线或其他导电材料用于将元件A和元件B(以及电连接在它们之间的任何组件)电连接。

[0023] 示例无线系统

[0024] 图1例示了可以在其中实践本公开的各方面的示例无线通信网络100。例如，无线通信网络100可以是新无线电(NR)系统(例如，第五代(5G)NR网络)、演进通用陆地无线电接入(E‑UTRA)系统(例如，第四代(4G)网络)、通用移动电信系统(UMTS)(例如，第二代/第三代(2G/3G)网络)或码分多址(CDMA)系统(例如，2G/3G网络)，或者可以被配置为用于根据诸如802.11标准中的一个或多个标准等的IEEE标准进行通信。

[0025] 如图1中所例示，无线通信网络100可以包括数个基站(BS)110a至110z(各自在本文中也被单独称为BS110或统称为BS110)和其他网络实体。BS还可以被称为接入点(AP)、演进节点B(eNodeB或eNB)、下一代节点B(gN0deB或gNB)或一些其他术语。

[0026] BS110可以为特定地理区域(有时被称为“小区”)提供通信覆盖，该特定地理区域可以是驻定的或者可以根据移动BS110的位置而移动。在一些示例中，BS110可以使用任何合适的传输网络，通过各种类型的回传接口(例如，直接物理连接、无线连接、虚拟网络等)彼此互连以及/或者连接到无线通信网络100中的一个或多个其他BS或网络节点(未示出)。在图1所示的示例中，BS110a、110b和110c分别可以是用于宏小区102a、102b和102c的宏BS。
BS110x可以是微微小区102x的微微BS。BS110y和110z可以是分别用于毫微微小区102y和
102z的毫微微BS。BS可以支持一个或多个小区。

[0027] BS110与无线通信网络100中的一个或多个用户装备(UE)120a至120y(各自在本文中也被单独称为UE 120或统称为UE 120)通信。UE可以是固定的或移动的，并且还可以被称为用户终端(UT)、移动站(MS)、接入终端、站(STA)、客户端、无线设备、移动设备或一些其他术语。用户终端可以是无线设备，诸如蜂窝电话、智能电话、个人数字助理(PDA)、手持设备、可穿戴设备、无线调制解调器、膝上型计算机、平板计算机、个人计算机等。

[0028] BS110被认为是用于下行链路的发送实体和用于上行链路的接收实体。UE 120被认为是用于上行链路的发送实体和用于下行链路的接收实体。如本文所用，“发送实体”是能够经由频率信道发送数据的独立操作的装置或设备，而“接收实体”是能够经由频率信道接收数据的独立操作的装置或设备。在下面的描述中，下标“dn”表示下行链路，下标“up”表示上行链路。可以选择Nup个UE用于上行链路上的同时发送，可以选择Ndn个UE用于下行链路上的同时发送。Nup可以等于或者可以不等于Ndn，并且Nup和Ndn可以是静态值或者可以针对每个调度间隔而改变。可以在BS110和/或UE 120处使用波束控制或者一些其他空间处理技
术。

[0029] UE 120(例如，120x、120y等)可以散布在整个无线通信网络100中，并且每个UE 120可以是驻定的或移动的。无线通信网络100还可以包括中继站(例如，中继站110r)(也被称为中继器等)，其从上游站(例如，BS110a或UE 120r)接收数据和/或其他信息的发送并且将数据和/或其他信息的发送传送到下游站(例如，UE 120或BS110)，或者在UE 120之间中继发送，以便于设备之间的通信。

[0030] BS110可以在任何给定时刻，在下行链路和上行链路上与一个或多个UE 120通信。下行链路(即前向链路)是从BS110到UE 120的通信链路，而上行链路(即反向链路)是从UE 
120到BS110的通信链路。UE 120还可以与另一UE 120进行对等通信。

[0031] 无线通信网络100可以使用多个发送天线和多个接收天线在下行链路和上行链路上进行数据发送。BS110可以配备有数个(Nap个)天线来实现下行链路发送的发送分集和/或上行链路发送的接收分集。一组(Nu个)UE 120可以接收下行链路发送和发送上行链路发
送。每个UE 120向BS110发送用户特定的数据和/或从该BS110接收用户特定的数据。通常，每个UE 120可以配备有一个或多个天线。Nu个UE 120可以具有相同或不同数量的天线。

[0032] 无线通信网络100可以是时分双工(TDD)系统或者频分双工(FDD)系统。对于TDD系统，下行链路和上行链路共享相同频带。对于FDD系统，下行链路和上行链路使用不同频带。无线通信网络100还可以利用单个载波或者多个载波来进行发送。每个UE 120可以配备有单个天线(例如，以降低成本)或者多个天线(例如，在可支持额外的成本的情况下)。

[0033] 网络控制器130(有时也被称为“系统控制器”)可以与一组BS110通信，并且为这些BS110提供协调和控制(例如，经由回传)。在某些情况下(例如在5G NR系统中)，网络控制器130可以包括集中式单元(CU)和/或分布式单元(DU)。在某些方面，网络控制器130可以与核心网络132(例如，5G核心网络(5GC))通信，该核心网络提供各种网络功能，诸如接入和移动性管理、会话管理、用户面功能、策略控制功能、认证服务器功能、统一数据管理、应用功能、网络开放功能、网络储存库功能、网络切片选择功能等。

[0034] 在本公开的某些方面，BS110和/或UE 120可以包括实现共模电流移除方案的数模转换器(DAC)电路，如本文更详细描述的。

[0035] 图2例示了可以在其中实现本公开的各方面的BS110a和UE 120a(例如，来自图1的无线通信网络100)的示例组件。

[0036] 在下行链路上，在BS110a处，发送处理器220可以接收来自数据源212的数据、来自控制器/处理器240的控制信息和/或可能的其他数据(例如，来自调度器244)。各种类型的数据可以在不同的传输信道上进行传送。例如，控制信息可以被指定用于物理广播信道(PBCH)、物理控制格式指示符信道(PCFICH)、物理混合自动重复请求(HARQ)指示符信道
(PHICH)、物理下行链路控制信道(PDCCH)、群组公共PDCCH(GC PDCCH)等。数据可以被指定用于物理下行链路共享信道(PDSCH)等。介质访问控制(MAC)‑控制元素(MAC‑CE)是可以用于无线节点之间的控制命令交换的MAC层通信结构。可以在共享信道(诸如PDSCH、物理上行链路共享信道(PUSCH)或物理侧链路共享信道(PSSCH))中携带MAC‑CE。

[0037] 处理器220可以处理(例如，编码和符号映射)数据和控制信息以分别获得数据符号和控制符号。发送处理器220还可以生成诸如用于主同步信号(PSS)、辅同步信号(SSS)、PBCH解调参考信号(DMRS)和信道状态信息参考信号(CSI‑RS)的参考符号。

[0038] 发送(TX)多输入多输出(MIMO)处理器230可以在适用的情况下对数据符号、控制符号和/或参考符号执行空间处理(例如，预译码)，并且可以将输出符号流提供给收发器
232a‑232t中的调制器(MOD)。收发器中的每个调制器232a‑232t可以处理各自的输出符号流(例如，针对正交频分复用(OFDM)等等)以获得输出采样流。收发器232a‑232t中的每个收发器可以进一步处理(例如，转换至模拟、放大、滤波、以及上变频)输出样本流以获得下行链路信号。来自收发器232a‑232t的下行链路信号可以分别经由天线234a‑234t来发送。

[0039] 在UE 120a处，天线252a‑252r可以从BS110a接收下行链路信号，并且可以分别向收发器254a‑254r提供所接收的信号。收发器254a‑254r可以调节(例如，滤波、放大、下变频以及数字化)相应的所接收的信号以获得输入样本。收发器232a‑232t中的每个解调器(DEMOD)可以进一步处理输入样本(例如，针对OFDM等)以获得所接收的符号。MIMO检测器
256可以从收发器254a‑254r中的所有解调器获得接收的符号，对所接收的符号执行MIMO检测(在适用的情况下)，并提供检测符号。接收处理器258可以处理(例如，解调、解交织和解码)检测到的符号，将针对UE 120a的解码的数据提供给数据宿260，并且将解码的控制信息提供给控制器/处理器280。

[0040] 在上行链路上，在UE 120a处，发送处理器264可以从数据源262接收并处理数据(例如，针对物理上行链路共享信道(PUSCH))，以及从控制器/处理器280接收并处理控制信息(例如，针对物理上行链路控制信道(PUCCH))。发送处理器264还可以生成针对参考信号(例如，针对探测参考信号(SRS))的参考符号。来自发送处理器264的符号可以由TX MIMO处理器266进行预译码(在适用的情况下)，由收发器254a至254r中的调制器(MOD)进行进一步处理(例如，针对单载波频分复用(SC‑FDM)等)，并且被发送到BS110a。在BS110a处，来自UE 
120a的上行链路信号可以由天线234接收，由收发器232a‑232t中的解调器处理，由MIMO检测器236检测(在适用的情况下)，并由接收处理器238进一步处理以获得由UE 120a传送的解码的数据和控制信息。接收处理器238可以将解码的数据提供给数据宿239，并且将解码的控制信息提供给控制器/处理器240。

[0041] 存储器242和282可以分别存储针对BS110a和UE 120a的数据和程序代码。存储器242和282也可以分别与控制器/处理器240和280对接。调度器244可以调度UE在下行链路
和/或上行链路上进行数据发送。

[0042] UE 120a的天线252、处理器258、264、266和/或控制器/处理器280和/或BS110a的天线234、处理器220、230、238和/或控制器/处理器240可以用于执行本文所述的各种技术和方法。

[0043] 在本公开的某些方面，收发器232和/或收发器254可以包括实现共模电流移除方案的数模转换器(DAC)电路，如本文更详细描述的。

[0044] NR可以在上行链路和下行链路上使用具有循环前缀(CP)的正交频分复用(OFDM)。NR可以使用时分双工(TDD)来支持半双工操作。OFDM和单载波频分复用(SC‑FDM)将系统带宽划分成多个正交子载波，该子载波通常也被称为音调、频段等等。每个子载波可以用数据来调制。可利用OFDM在频域中传送调制符号，并且利用SC‑FDM在时域中传送调制符号。相邻子载波之间的间隔可以是固定的，并且子载波的总数量可以取决于系统带宽。系统带宽也可被划分为子带。例如，一个子带可覆盖多个资源块(RB)。

[0045] 示例RF收发器

[0046] 图3是根据本公开的某些方面的示例射频(RF)收发器电路300的框图。RF收发器电路300包括用于经由一个或多个天线306来发送信号的至少一个发送(TX)路径302(其还被称为“发送链”)以及用于经由天线306来接收信号的至少一个接收(RX)路径304(其还被称为“接收链”)。当TX路径302和RX路径304共享天线306时，这些路径可以经由接口308来与天线连接，该接口可以包括各种合适的RF设备，诸如开关、双工器、双讯器、复用器等中的任一者。

[0047] 从数模转换器(DAC)310接收同相(I)和/或正交(Q)基带模拟信号，TX路径302可包括基带滤波器(BBF)312、混频器314、驱动放大器(DA)316和功率放大器(PA)318。BBF 312、混频器314、DA 316和PA 318可被包括在射频集成电路(RFIC)中。对于某些方面，PA 318可以在RFIC的外部。

[0048] 对于某些方面，DAC 310可以由各种合适的高速DAC拓扑中的任何合适的高速DAC拓扑(诸如电流舵DAC)来实现。对于某些方面，DAC 310可用用于从DAC移除共模电流的共模电流移除方案来实现，如以下更详细描述的。

[0049] BBF 312对从DAC 310接收的基带信号进行滤波，并且混频器314将滤波基带信号与发送本地振荡器(LO)信号进行混频，以将感兴趣的基带信号转换到不同的频率(例如，从基带上变频到射频)。该频率转换过程产生LO频率和感兴趣的基带信号的频率之间的和频与差频。该和频与差频被称为“拍频”。拍频通常处于RF范围内，使得由混频器314输出的信号通常是RF信号，其在由天线306进行发送之前，可以由DA 316和/或由PA 318进行放大。虽然例示一个混频器314，但可使用多个混频器将滤波基带信号上变频到一个或多个中频，并且此后将中频(IF)信号上变频到用于发送的频率。

[0050] RX路径304可以包括低噪声放大器(LNA)324、混频器326和基带滤波器(BBF)328。LNA 324、混频器326和BBF 328可以被包括在一个或多个RFIC中，该RFIC可以是与包括TX路径组件的RFIC相同的RFIC，或者可以是不同的RFIC。经由天线306接收的RF信号可以被LNA 
324放大，并且混频器326将放大的RF信号与接收本地振荡器(LO)信号进行混频，以将感兴趣的RF信号转换到不同的基带频率(例如，下变频)。由混频器326输出的基带信号可以在被模数转换器(ADC)330转换至数字I和/或Q信号进行数字信号处理之前，由BBF 328进行滤
波。

[0051] 某些收发器可采用具有可变频率振荡器(例如，压控振荡器(VCO)或数控振荡器(DCO))的频率合成器来生成稳定的、具有特定调谐范围的可调谐的LO。因此，发送LO可以由TX频率合成器320产生，其在与混频器314中的基带信号进行混频之前，可以由放大器322缓存或者放大。类似地，接收LO可以由RX频率合成器332产生，其在与混频器326中的RF信号进行混频之前，可以由放大器334缓存或者放大。对于某些方面，单个频率合成器可用于TX路径302和RX路径304两者。在某些方面，TX频率合成器320和/或RX频率合成器332可以包括由频率合成器中的振荡器(例如，VCO)驱动的倍频器(诸如双倍频器)。

[0052] 控制器336(例如，图2中的控制器/处理器280)可以指导RF收发器电路300A的操作，诸如经由TX路径302发送信号和/或经由RX路径304接收信号。控制器336可以是处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件(PLD)、分立门或晶体管逻辑、分立硬件组件或它们的任何组合。存储器338(例如，图2中的存储器282)可以存储用于操作RF收发器电路300的数据和/或程序代码。控制器336和/或存储器338可以包括控制逻辑(例如，互补金属氧化物半导体(CMOS)逻辑)。

[0053] 虽然图1至图3提供了无线通信作为其中可以实现本公开的某些方面以便于理解的示例应用，但是本文描述的某些方面可以用于各种其他合适的系统(例如，音频系统或其他电子系统)中的任何合适的系统中的数模转换。

[0054] 使用电流舵进行数模转换的简介

[0055] 电流舵数模转换器(DAC)是许多无线发送器中用于高性能数模转换的一个示例架构。电流舵DAC提供设计的多功能性、高速操作和高性能(诸如相对高的线性)。尽管将电流舵DAC描述为可实现本公开的各方面的一个示例类型的DAC，但应理解，本公开的各方面也可应用于其他合适类型的DAC。

[0056] 图4例示了示例电流舵DAC 400(例如，其可实现图3的DAC 310)。如图所示，电流舵DAC 400包括电流舵单元401和电阻器阶梯电路402。电阻器阶梯电路402可被实现为R‑2R型阶梯电路，如下文所解释。例如，电阻器阶梯电路402可包括多个区段(例如，区段490、492)，这些区段中的每个区段包括正阶梯节点R2Rp<0>至R2Rp和负阶梯节点R2Rn<0>至R2Rn。在每个区段的正阶梯节点和负阶梯节点之间可以是电阻元件(例如，电阻元件440、442或电阻元件450、452)。此外，电阻元件(例如，电阻元件444或454)可耦合在电阻器阶梯电路402的相邻区段的正节点之间，并且电阻元件(例如，电阻元件446或456)可耦合在电阻器阶梯电路402的相邻区段的负节点之间。在R‑2R阶梯电路中，串联电阻元件(例如，电阻元件
444、454)具有电阻值R，并且分流电阻元件(例如，阶梯电路的分流支路441中的电阻元件
450、452)在R‑2R阶梯电路的每一半中具有两倍的该电阻(2R)。对于某些方面，最低有效位(LSB)可遵循R‑2R阶梯结构，而最高有效位(MSB)可在电阻器阶梯电路中具有不同电阻值(例如，根据温度计码)。

[0057] 电流舵单元401中的每个电流舵单元(例如，电流舵单元n，n是正整数)包括耦合到电压轨Vdd的电流源、耦合到电流源并且被配置为选择性地向正阶梯节点提供正电流(例如，Ipos n)的正开关，以及耦合到电流源并且被配置为选择性地向负阶梯节点提供负电流(例如，Ineg n)的负开关。例如，通过电流源430的供电电流Isupply 0(例如，Isupply n，其中n为0)可经由电流舵单元410的正开关403来引导，以向正阶梯节点R2Rp<0>提供正电流
(例如，Ipos 0)。类似地，通过电流源430的Isupply 0可另外经由负开关404引导，以向负阶梯节点R2Rn<0>提供负电流(例如，Ineg 0)。以类似的方式，来自其他电流舵单元的电流源的电流可以经由每个电流舵单元中的正开关或负开关被引导到相应的正阶梯节点和负阶
梯节点(R2Rp<1>至R2Rp，以及R2Rm＜1>至R2Rm＜k>)。

[0058] 对正开关403和负开关404的控制输入可以是互补的。在一些方面，开关403和404可被实现为p型金属氧化物半导体(PMOS)晶体管，如图所例示。因此，逻辑高信号可以用于断开开关403或404，并且逻辑低信号可以用于闭合开关403或404。

[0059] 来自DAC 400的输出信号是在电阻器阶梯电路402的正和负输出节点(标记为“outp”和“outm”)处的差分电流的形式。为了实现高线性，期望从DAC 400(或至少沿着发送路径(例如，TX路径302))移除共模电流。可能期望最小化(或至少减少)输出共模电流随工艺、电压和/或温度(PVT)的改变的变化，同时将来自共模电流移除方案的噪声和偏移贡献保持为最小(或至少实质上低)。一些先前已知的共模电流移除技术遭受输出共模电流随
PVT变化的显著变化和/或来自电流吸收器电路的大的差分噪声和偏移贡献。

[0060] 因此，与一些先前已知的技术相比，本公开的各方面提供了在PVT上具有减小的变化以及较低的噪声和偏移的共模电流移除方案。本公开的共模电流移除方案还是功率高效的，具有小的横向表面面积(例如，覆盖区)，并且对差分信号性能没有显著影响。

[0061] 具有多途径共模电流移除方案的示例数模转换器

[0062] 图5例示了根据本公开的某些方面的具有共模电流移除电路系统的示例数模转换器(DAC)电路502。如图所示，在一些方面，DAC电路502的输出(例如，标记为“outp”的正输出
516和标记为“outm”的负输出518)可耦合到滤波器514(例如，基带滤波器，诸如BBF 312)。
正输出516和负输出518构成DAC电路502的差分输出(outp/outm)。

[0063] 如所例示，DAC电路502通常可包括多个电流舵单元504a、……、504n(统称为“电流舵单元504”)以及耦合到该多个电流舵单元504的电阻器阶梯电路506。电流舵单元504可以类似于图4的电流舵单元401，并且每个电流舵单元可以基于从最高有效位(MSB)到最低有效位(LSB)布置的数字字的单个位来操纵电流，如图所示。尽管图5中仅展示电阻器阶梯电路506的单个区段，但电阻器阶梯电路506可类似于图4的电阻器阶梯电路402且可实现为例如R‑2R阶梯电路，如上文所描述。

[0064] DAC电路502的共模电流移除电路可包括耦合在电阻器阶梯电路506的分流支路441与DAC电路502的参考电位节点(例如，电接地)之间的第一电流吸收器508。第一电流吸收器508可吸收被称为“Isink_R2R”的电流。对于某些方面，第一电流吸收器508可实现为分流支路441与参考电位节点之间的短路。这种短路可用于从电阻器阶梯电路吸收尽可能多的共模电流。在某些方面，第一电流吸收器508可耦合在电阻器阶梯电路506的区段中的分流支路441的中心与参考电位节点之间。在某些方面，第一电流吸收器508可耦合在参考电位节点与电阻器阶梯电路506的分流支路441中的两个分流电阻元件(例如，电阻元件450、
452)之间的节点520之间。

[0065] 共模电流移除电路还可包括第二电流吸收器510，其可耦合在DAC电路502的正输出516与参考电位节点之间。对于某些方面，共模电流移除电路可进一步包括耦合在DAC电路502的负输出518与DAC电路502的参考电位节点之间的第三电流吸收器512。第二电流吸收器510可从正输出516吸收被称为“Isinnkp”的电流，并且第三电流吸收器512可从负输出
518吸收被称为“Isinkm”的电流。因此，第二电流吸收器510和第三电流吸收器512可为相同电流移除方案的一部分，其中一对电流吸收器耦合到差分输出(outp/outm)。

[0066] 以此方式，第一电流吸收器508可被配置为吸收DAC电路502的共模电流的第一部分(例如，Isink_R2R)，并且第二电流吸收器510可被配置为吸收DAC电路502的共模电流的第二部分(例如，Isinkp)。换句话说，第一电流吸收器508可被设计成吸收尽可能多的共模电流，并且第二电流吸收器510(与第三电流吸收器512一起)可被设计成从DAC电路502移除共模电
流的剩余部分。

[0067] 此外，第一电流吸收器508可被配置为使得共模电流的第一部分随着电阻器阶梯电路506的电阻的增大而减小。相反，第二电流吸收器510可被配置为使得共模电流的第二部分随着电阻器阶梯电路506的电阻的增大而增大。以此方式，共模电流的第二部分可抵消共模电流的第一部分中的变化的至少一部分(例如，大部分)，此变化是由于DAC电路502中的工艺、电压或温度变化中的至少一者引起的。

[0068] 在一个示例中，如果电阻器阶梯电路506的电阻归因于工艺、电压或温度中的至少一者的改变而增大，则可使用第一电流吸收器508吸收较少共模电流(即，Isink_R2R减小)。因此，第二电流吸收器510(以及在一些情况下，第三电流吸收器512)可吸收较大量的共模电流，使得从DAC电路502移除的共模电流的总量(Isink_tot)大体上保持恒定。

[0069] 图6是例示根据本公开的某些方面的图5的共模电流移除方案中的第二电流吸收器510(和/或第三电流吸收器512)的示例实现的示意图600。如图所示，第二电流吸收器510(和/或第三电流吸收器512)通常可包括第一电流源602、第一电流镜604、第二电流源608、第二电流镜610和第三电流镜620。为了便于解释，在下文中大体描述第二电流吸收器510，但读者应理解，可通过简单地将第三支路添加到第三电流镜620来添加第三电流吸收器
512。

[0070] 第一电流源602可用各种合适的电流源电路中的任何合适的电流源电路来实现。在图6的示例中，第一电流源602可以包括参考电阻元件612、第一晶体管614、放大器616和第二晶体管618。如图所示，参考电阻元件612可具有电阻R且可耦合在第一晶体管614的漏极与第二电流吸收器510的参考电位节点(例如，电接地)之间。参考电阻元件612可以是与电阻器阶梯电路402或506中的多个电阻元件(例如，电阻元件444、454)相同的电阻器类型。
放大器616可具有耦合到参考电压源(产生标记为“Vref”的参考电压)的第一输入，具有耦合到第一晶体管614的漏极的第二输入，以及具有耦合到第一晶体管614的栅极的输出。参考电压源可由任何合适的稳定参考电压源，诸如带隙参考来实现。第二晶体管618的栅极可耦合到放大器616的输出，并且第二晶体管618的漏极可用作第一电流源602的输出。第一晶体管614和第二晶体管618的源极可耦合到电压轨Vdda。

[0071] 在操作期间，放大器616驱动第一晶体管614以维持跨参考电阻元件612的参考电压Vref，从而调节通过第一晶体管614和参考电阻元件612的参考电流Iref，a。如果第二晶体管618是第一晶体管614的副本，则放大器616用相同的输出电压来驱动第二晶体管618，以通过第二晶体管618生成类似的参考电流Iref，b(Iref，b≈Iref，a)。

[0072] 第一电流镜604可具有耦合到第一电流源602(例如，耦合到第二晶体管618的漏极)的第一支路(例如，包括晶体管622)，并且具有耦合到公共节点606的第二支路(例如，包括晶体管624)。第一电流镜604的第二支路中的晶体管624可以是第一支路中的晶体管622的副本。在此情况下，在操作期间，第一电流镜604的第二支路可复制来自第一电流源602的在第一支路中流动的参考电流Iref，b，以提供镜像参考电流Iref，c(≈Iref，b≈Iref，a)。

[0073] 第二电流源608可提供另一参考电流Itrim，其很可能已被校准并且因此可与工艺、电压和温度(PVT)变化无关。第二电流镜610可具有耦合到第二电流源608的第一支路(例如，包括晶体管626)且具有耦合到公共节点606的第二支路(例如，包括晶体管628)。第二电流镜610的第二支路中的晶体管628可以是第一支路中的晶体管626的副本。在此情况下，在操作期间，第二电流镜610的第二支路可复制由第二电流源608经由第一支路吸收的参考电流Itrim以提供镜像参考电流(等于Itrim)。

[0074] 第三电流镜620可具有耦合到公共节点606的第一支路(例如，包括晶体管630)且具有耦合到DAC电路502的正输出516(或在第三电流吸收器512的情况下的负输出518)的第二支路(例如，包括晶体管632)。根据某些方面，第三电流镜620可具有从第三电流镜620的第一支路到第三电流镜620的第二支路的增益“A”(例如，由比率1：A例示)。在操作期间，第三电流镜620的第一支路接收表示参考电流Itrim和Iref，c之间的差的差电流ΔI(AI＝Itrim‑Iref，c≈Itrim‑Vref/R)。第三电流镜620的第二支路可放大来自公共节点606的在第一支路中流动的差电流ΔI，以提供吸收电流(Isinkp,m≈A(Itrim‑Vref/R))。

[0075] 第二电流吸收器510(以及在一些情况下，第三电流吸收器512)可被设计成跨PVT的变化而跟踪第一电流吸收器508。如上所述，由第二电流吸收器510(或第三电流吸收器
512)吸收的电流量可被计算为

[0076]

[0077] 其中Amirror是第三电流镜620的镜像增益，Itrim是由第二电流源608生成的电流，Vref是放大器616的第一输入处的参考电压，并且R是参考电阻元件612的电阻。

[0078] 此外，在该混合共模电流移除方案中由多个电流吸收器吸收的总电流可以被计算为

[0079]

[0080] 其中Isink,R2R是由第一电流吸收器508吸收的电流，Vcm是共模电压，并且RR2R,eq是电阻器阶梯电路506的等效电阻。如果希望仅考虑上述等式中的项的变化Itrim是与PVT无关的，因此中间项中的变化(Δ(Amirror*Itrim))将等效地为0。因此，用于项的变化的等式可写为如下：

[0081]

[0082] 结果，第一电流吸收器508中的PVT变化将被抵消(例如，使用第二电流吸收器510和第三电流吸收器512抵消)，如果下式成立则使得ΔIsink,tot＝0：

[0083]

[0084] 在一个示例中，要被吸收的共模电流的总量可以是500μA。在这种情况下，如果Vcm等于500mV且RR2R，eq等于1.33kΩ，则Isink,R2R等于376μA(＝500mV/1.33kg))。因此，第二电流吸收器510(和/或第三电流吸收器512)应吸收的电流量(例如Isinkp，m)等于124μA(＝500μA‑376μA)以吸收未被第一电流吸收器508吸收的剩余共模电流。因此，如果Itrim被设为50μA，则Vref等于1.25V，参考电阻元件612的电阻值R被设为33.24kΩ，并且Amirror被设为10，则满足上述公式。

[0085] 与一些其他共模电流移除技术相比，具有本文给出的共模移除方案的本公开的各方面提供了减小的噪声、偏移和随PVT的变化。在一些情况下，与先前已知的技术相比，本文中给出的方案可具有跨PVT的多达十倍更小的变化，多达20％的更少偏移以及多达25％的更少噪声。

[0086] 示例转换操作

[0087] 图7是根据本公开的某些方面的用于在DAC电路(例如，DAC电路502)中进行具有共模电流移除的数模转换的示例操作700的流程图。DAC电路通常包括多个电流舵单元(例如，电流舵单元504)和耦合到多个电流舵单元的电阻器阶梯电路(例如，电阻器阶梯电路506)。

[0088] 操作700通常可涉及在框702处从电阻器阶梯电路的分流支路(例如，分流支路441)吸收DAC电路的共模电流的第一部分(例如，Isink_R2R)。操作700还可涉及在框704处从DAC电路的第一输出(例如，正输出516)吸收DAC电路的共模电流的第二部分(例如，Isinkp)。

[0089] 根据某些方面，共模电流的第一部分可随着电阻器阶梯电路的电阻的增大而减小，并且共模电流的第二部分可随着电阻器阶梯电路的电阻的增大而增大。对于某些方面，共模电流的第一部分可随着电阻器阶梯电路的电阻的减小而增大，并且共模电流的第二部分可随着电阻器阶梯电路的电阻的减小而减小。共模电流的第二部分可抵消由于DAC电路中的工艺、电压或温度变化中的至少一者引起的共模电流的第一部分中的变化的至少一部分。

[0090] 根据某些方面，操作700可涉及从DAC电路的第二输出端(例如，负输出端518)吸收DAC电路的共模电流的第三部分(例如，Isinkm)。在这种情况下，第一输出和第二输出可以构成DAC电路的差分输出。

[0091] 根据某些方面，在框704处吸收共模电流的第二部分可涉及生成第一参考电流(例如，Iref,a，其可使用第一电流源602来生成)；基于第一参考电流的生成，在第一电流镜(例如，第一电流镜604)的第一支路中生成第二参考电流(例如，Iref，b)；在第一电流镜的第二支路中镜像第二参考电流(以生成Iref，c)；在第二电流镜(例如，第二电流镜610)的第一支路中生成第三参考电流(例如，Itrim)；在第二电流镜的第二支路中镜像第三参考电流；向第三电流镜(例如，第三电流镜620)的第一分支提供差电流(例如，差电流ΔI)，作为所镜像的第三参考电流与所镜像的第二参考电流之间的差；以及在第三电流镜的第二支路中镜像差电流，其中共模电流的第二部分包括所镜像的差电流。

[0092] 在某些方面，镜像差电流涉及以从第三电流镜的第一支路到第三电流镜的第二支路的增益(例如Amirror)镜像差电流。对于某些方面，第三参考电流被校准以及与工艺、电压和温度变化无关。

[0093] 示例方面

[0094] 除了上述各个方面之外，各方面的特定组合也在本公开的范围内，其中一些特定组合的细节如下：

[0095] 方面1：一种数模转换器(DAC)电路，所述数模转换器(DAC)电路包括：多个电流舵单元；电阻器阶梯电路，所述电阻器阶梯电路耦合到所述多个电流舵单元；第一电流吸收器，所述第一电流吸收器耦合在所述电阻器阶梯电路的分流支路与所述DAC电路的参考电位节点之间；和第二电流吸收器，所述第二电流吸收器耦合在所述DAC电路的第一输出与所述参考电位节点之间。

[0096] 方面2：根据方面1所述的DAC电路，其中所述第一电流吸收器被配置为吸收所述DAC电路的共模电流的第一部分，并且其中所述第二电流吸收器被配置为吸收所述DAC电路的所述共模电流的第二部分。

[0097] 方面3：根据方面2所述的DAC电路，其中所述第一电流吸收器被配置为使得所述共模电流的所述第一部分随着所述电阻器阶梯电路的电阻的增大而减小，并且其中所述第二电流吸收器被配置为使得所述共模电流的所述第二部分随着所述电阻器阶梯电路的所述电阻的所述增大而增大。

[0098] 方面4：根据方面2或3所述的DAC电路，其中所述第二电流吸收器被配置为使得所述共模电流的所述第二部分抵消由于所述DAC电路中的工艺、电压或温度变化中的至少一者引起的所述共模电流的所述第一部分中的变化的至少一部分。

[0099] 方面5：根据前述方面中任一项所述的DAC电路，所述DAC电路还包括第三电流吸收器，所述第三电流吸收器耦合在所述DAC电路的第二输出与所述DAC电路的所述参考电位节点之间，其中所述第一输出和所述第二输出构成所述DAC电路的差分输出。

[0100] 方面6：根据前述方面中任一项所述的DAC电路，其中所述第一电流吸收器耦合在所述电阻器阶梯电路的区段中的所述分流支路的中心与所述DAC电路的所述参考电位节点之间。

[0101] 方面7：根据前述方面中任一项所述的DAC电路，其中所述第一电流吸收器耦合在所述参考电位节点与所述电阻器阶梯电路的所述分流支路中的两个分流电阻元件之间的节点之间。

[0102] 方面8：根据前述方面中任一项所述的DAC电路，其中所述第二电流吸收器包括：第一电流源；第一电流镜，所述第一电流镜具有耦合到所述第一电流源的第一支路以及具有耦合到公共节点的第二支路；第二电流源；第二电流镜，所述第二电流镜具有耦合到所述第二电流源的第一支路以及具有耦合到所述公共节点的第二支路；和第三电流镜，所述第三电流镜具有耦合到所述公共节点的第一支路以及具有耦合到所述DAC电路的所述第一输出的第二支路。

[0103] 方面9：根据方面8所述的DAC电路，其中所述第三电流镜具有从所述第三电流镜的所述第一支路到所述第三电流镜的所述第二支路的增益。

[0104] 方面10：根据方面8或9所述的DAC电路，其中所述第一电流源包括：参考电阻元件；第一晶体管；放大器，所述放大器具有耦合到参考电压源的第一输入，具有耦合到所述第一晶体管的漏极的第二输入以及具有耦合到所述第一晶体管的栅极的输出；和第二晶体管，所述第二晶体管具有耦合到所述放大器的所述输出的栅极以及具有耦合到所述第一电流
镜的所述第一支路的漏极。

[0105] 方面11：根据方面10所述的DAC电路，其中所述参考电阻元件是与所述电阻器阶梯电路中的多个电阻元件相同的电阻器类型。

[0106] 方面12：根据方面8至11中任一项所述的DAC电路，其中所述第二电流源被校准并且与工艺、电压和温度变化无关。

[0107] 方面13：根据前述方面中任一项所述的DAC电路，其中所述第一电流吸收器是所述电阻器阶梯电路的所述分流支路与所述DAC电路的所述参考电位节点之间的短路。

[0108] 方面14：一种操作包括多个电流舵单元和耦合到所述多个电流舵单元的电阻器阶梯电路的数模转换器(DAC)电路的方法，所述方法包括：从所述电阻器阶梯电路的分流支路吸收所述DAC电路的共模电流的第一部分；以及从所述DAC电路的第一输出吸收所述DAC电路的所述共模电流的第二部分。

[0109] 方面15：根据方面14所述的方法，其中所述共模电流的所述第一部分随着所述电阻器阶梯电路的电阻的增大而减小，并且其中所述共模电流的所述第二部分随着所述电阻器阶梯电路的所述电阻的所述增大而增大。

[0110] 方面16：根据方面14或15所述的方法，其中所述共模电流的所述第二部分抵消由于所述DAC电路中的工艺、电压或温度变化中的至少一者引起的所述共模电流的所述第一部分中的变化的至少一部分。

[0111] 方面17：根据方面14至16中任一项所述的方法，所述方法还包括从所述DAC电路的第二输出吸收所述DAC电路的所述共模电流的第三部分，其中所述第一输出和所述第二输出构成所述DAC电路的差分输出。

[0112] 方面18：根据方面14至17中任一项所述的方法，其中吸收所述共模电流的所述第二部分包括：生成第一参考电流；基于所述第一参考电流的所述生成，在第一电流镜的第一支路中生成第二参考电流；在所述第一电流镜的第二支路中镜像所述第二参考电流；在第二电流镜的第一支路中生成第三参考电流；在所述第二电流镜的第二支路中镜像所述第三参考电流；向第三电流镜的第一支路提供作为所镜像的第三参考电流与所镜像的第二参考电流之间的差的差电流；以及在所述第三电流镜的第二支路中镜像所述差电流，其中所述共模电流的所述第二部分包括所镜像的差电流。

[0113] 方面19：根据方面18所述的方法，其中镜像所述差电流包括以从所述第三电流镜的所述第一支路到所述第三电流镜的所述第二支路的增益来镜像所述差电流。

[0114] 方面20：根据方面18或19所述的方法，其中所述第三参考电流被校准并且与工艺、电压和温度变化无关。

[0115] 结论

[0116] 本文描述了一种数模转换器(DAC)电路，该数模转换器(DAC)电路用于在跨工艺、电压和/或温度(PVT)改变的减小的变化的情况下移除共模电流。本公开的某些方面提供了一种可以跟踪PVT变化的多途径共模电流移除方案。在某些方面，第一电流吸收器可被配置为吸收共模电流的第一部分，并且第二电流吸收器可被配置为吸收共模电流的第二部分。共模电流的第二部分可以抵消或至少减少由于工艺、电压或温度中的至少一者引起的的共模电流的第一部分的变化。

[0117] 以上描述提供示例，而并非限定权利要求中阐述的范围、适用性或示例。在不脱离本公开的范围的情况下，可以对所论述的元素的功能和布置进行改变。各个示例可以视情况省略、替换或增加各个规程或组件。例如，所描述的方法可以不同于所描述的顺序执行，并且可以添加、省略或组合各种步骤。此外，对于一些示例描述的特征可以在一些其他示例中组合。例如，可使用本文所阐述的任何数量的方面来实现装置或实践方法。此外，本公开的范围旨在涵盖使用除了本文所阐述的本公开的各个方面之外或者不同于本文所阐述的本公开的各个方面的其他结构、功能性、或者结构与功能性来实践的此类装置或方法。应当理解，本文所公开的本公开的任何方面可通过本发明的一个或多个元素来体现。词语“示例性”在本文中用于意指“用作示例、实例、或例示”。本文被描述为“示例性”的任何方面不一定被解释为比其他方面优选或具有优势。

[0118] 上述方法的各种操作可通过能够执行对应功能的任何合适的构件来执行。该构件可以包括各种硬件和/或软件组件和/或模块，包括但不限于电路、专用集成电路(ASIC)或处理器。一般来讲，在存在附图中所例示的操作的情况下，这些操作可以具有对应的相应构件加功能组件。

[0119] 如本文所用，提到条目列表“中的至少一者”的短语，指代这些条目的任何组合(其包括单一成员)。作为示例，“a、b或c中的至少一者”旨在涵盖：a、b、c、a‑b、a‑c、b‑c和a‑b‑c，以及具有多重相同元素的任何组合(例如，a‑a、a‑a‑a、a‑a‑b、a‑a‑c、a‑b‑b、a‑c‑c、b‑b、b‑b‑b、b‑b‑c、c‑c和c‑c‑c，或者a、b和c的任何其他排序)。

[0120] 本文所公开的方法包括用于实现所描述方法的一个或多个步骤或动作。方法的步骤和/或动作可以彼此互换而不脱离权利要求书的范围。换句话说，除非指定了步骤或动作的特定顺序，否则在不脱离权利要求书的范围的情况下，可以修改特定步骤和/或动作的顺序和/或使用。

[0121] 应理解，权利要求书不限于上文所例示的精确配置和组件。可以在不脱离权利要求的范围的情况下对以上所描述的方法和装置的布置、操作和细节作出各种修改、变化和变形。