[0001] 本申请涉及列车牵引控制技术领域，具体涉及一种电压电流传感器信号采集装置、牵引控制单元及采样方法。

[0002] 在轨道交通电力机车领域，牵引变流器作为能量转换的核心部件，负责将电能高效转换为机械能。在此过程中，牵引控制单元(简称TCU)中的逆变器控制板卡(简称SPU)需要采集接触网电压、直流环节电压、输出交流电流以及输入直流电流等关键物理量。为确保这些物理量能被逆变器控制板卡准确捕捉并处理，通常需要借助电压电流传感器将其实际电压和电流转换为电压信号，并由专门的电压电流传感器板卡(简称AIO)进行采集并将结果提供给SPU。

[0003] 既有的AIO板卡在设计和应用中可能存在一些不足：

[0004] 1.板卡的背板通常使用并行总线，可用性不高：此类板卡通常由调理电路和转换器件ADC组成，ADC的驱动控制一般由响应的SPU板卡进行，主控板卡通过并行总线或SPI总线完成ADC的控制，并行总线的信号数量多，布线复杂，成本高、存在信号传输频率无法持续提高等问题，SPI总线抗干扰能力差，不适合跨板卡传输；

[0005] 2.存在模拟量和数字信号交叠的问题：在一个TCU中，通常存在多个SPU来实现对整流器或逆变器的驱动控制，在一些应用场合下，部分电压电流信号需要同步传递给多个SPU，而基于并行总线或SPI的传感器采集板卡无法同时向1个以上执行器提供数据，因此只能通过将调理后的模拟量在背板输出，进入另一块采集板卡，再由其ADC采集并由对应的执行器读取的方式进行。这导致了模拟信号需要同总线信号一同进入背板，这不仅增加了系统的复杂性，还可能引入信号干扰和传输延迟等问题，并极大的限制了接口的标准化程度。

[0031] 以下将结合附图及实施例来详细说明本申请的实施方式，借此对本申请如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本申请中的各个实施例及各实施例中的各个特征可以相互结合，所形成的技术方案均在本申请的保护范围之内。

[0032] 另外，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。

[0033] 请参考图1A所示，本申请所提供的电压电流传感器信号采集装置，所述装置包含：采样调理模块、模数转换模块、第一可编程门阵列模块和第一M‑LVDS收发器；所述采样调理模块用于采集电压或电流传感器输出的电流信号，将所述电流信号转换为电压信号；所述模数转换模块与所述采样调理模块相连，用于对所述电压信号进行交直流转换生成转换结果；所述第一可编程门阵列模块与所述模数转换模块相连，用于按预设周期通过多通道同步采集所述转换结果，根据所述转换结果生成M‑LVDS数据包并转换为M‑LVDS信号；所述第一M‑LVDS收发器与所述可编程门阵列模块相连，用于将所述M‑LVDS信号提供至外部多个逆变器控制板卡。其中，所述采样调理模块包含采样电阻单元和调理电路单元；所述采样电阻单元用于采集电压或电流传感器输出的电流信号；所述调理电路单元用于将所述电流信号转换为电压信号。

[0034] 在上述实施例中，本申请所提供的电压电流传感器信号采集装置使用了同步ADC芯片对输入信号进行采集、可编程逻辑器件FPGA驱动和控制ADC、通过M‑LVDS收发器进行一点对多点数据传输；设计了ADC驱动控制程序和M‑LVDS高速串行通信协议。在结构上包括：1、ADC转换电路；2、FPGA最小系统；3、M‑LVDS收发器；软件上包括：ADC驱动控制模块、M‑LVDS收发模块。具有结构简单、精度高、数据带宽高、模块化程度高、易于部署和使用等优点。

[0035] 具体的，在实际工作中，请参考图1B所示，牵引控制单元TCU布置了基于M‑LVDS的AIO板卡和SPU板卡，或任何需要接收AIO输出的板卡，在本实例中用SPU指代说明。M‑LVDS的支持一发多收，最多可支持32个节点，故可以设置多块SPU板卡，可完全满足牵引控制单元的运用需要。AIO板卡是数据的发送者，仅负责发送；所有SPU板卡均同步接收来自AIO的数据。

[0036] 在本申请一实施例中，所述第一可编程门阵列模块包含转换驱动单元和M‑LVDS发送单元；所述转换驱动单元用于按预设周期驱动所述模数转换模块采集所述转换结果，并将所述模数转换模块的标志位和所述转换结果提供至所述M‑LVDS发送单元；所述M‑LVDS发送单元用于根据所述标志位和所述转换结果生成M‑LVDS数据包并转换为M‑LVDS信号由所述第一M‑LVDS收发器输出。其中，所述M‑LVDS发送单元包含数据生成组件、校验组件和编码组件；所述校验组件用于根据所述标志位将多个所述转换结果组合并生成校验码；所述数据生成组件与所述校验组件相连，用于根据所述校验码和所述转换结果所述转换结果生成M‑LVDS数据包；所述编码组件与所述数据生成组件相连，用于将所述M‑LVDS数据包转换为M‑LVDS信号。

[0037] 具体的请参考图2所示，在实际工作中，电压电流传感器信号采集装置的内部结构如下：AIO板卡的由采样电阻/调理电路部分、ADC(A/D转换器)即模数转换模块、FPGA最小系统即第一可编程门阵列模块和M‑LVDS收发器即第一M‑LVDS收发器组成；所述电压电流传感器的输出一般为数十至数百mA的电流信号，电流信号经由AIO板卡的采样电阻/调理电路部分，转换为ADC可识别的电压；应选用多通道同步采集的ADC，以保证电压电流的采集相位一致；ADC的驱动控制通过FPGA实现，除初上电的初始化ADC外，FPGA需要精确的周期性对ADC执行控制和读取；在获得ADC的转换结果之后，FPGA将这些结果打包成M‑LVDS数据包，通过IO转换为M‑LVDS信号，经由M‑LVDS收发器发送至所有的SPU，这里M‑LVDS收发器只起发送作用。

[0038] 本申请还提供一种包含所述的电压电流传感器信号采集装置的牵引控制单元，所述牵引控制单元还包含多个逆变器控制板卡，所述电压电流传感器信号采集装置分别与多个逆变器控制板卡相连。其中，所述逆变器控制板卡包含第二M‑LVDS收发器和第二可编程门阵列模块；所述第二M‑LVDS收发器用于将收到的M‑LVDS信号转换为IO信号；所述第二可编程门阵列模块与所述第二M‑LVDS收发器相连，用于对所述IO信号解码后存储至本地。具体的，所述第二可编程门阵列模块还包含接收单元，所述接收单元用于根据接收到的校验码对M‑LVDS数据包进行一致性校验，当验证通过后将所述M‑LVDS数据包存储至本地。进一步的，所述接收单元包含解码组件、数据接收组件和校验组件；所述解码组件用于解析接收到的M‑LVDS信号获得校验码和M‑LVDS数据包；所述校验组件用于根据所述校验码对M‑LVDS数据包进行一致性校验获得校验结果；所述数据接收组件用于根据所述校验结果将所述M‑LVDS数据包存储至本地。

[0039] 具体的，请参考图2所示，SPU板卡由M‑LVDS收发器和FPGA最小系统以及DSP或其他处理器组成。SPU的M‑LVDS收发器只起接收作用，其将受到的M‑LVDS差分信号转换为IO信号输入至FPGA，FPGA对其进行解码并存储在本地空间，供DSP使用。所述第一可编程门阵列模块和所述第二可编程门阵列模块即FPGA最小单元，其结构可参考图3所示，AIO的FPGA中，包括ADC驱动控制模块和M‑LVDS发送模块，M‑LVDS的发送模块又可分为M‑LVDS数据生成模块、CRC校验模块和M‑LVDS编码模块。ADC驱动模块负责周期性的发送ADC控制指令，读取ADC的数据，并将发送标志位和数据到M‑LVDS发送模块，M‑LVDS发送模块在开始发送数据内容时会同步将数据发送给CRC校验模块，直至发送完最后一个数据内容，CRC校验模块会在此时将生成的CRC校验码回传至M‑LVDS发送模块，发送模块将校验码附在数据包的最后一个字节一并发送，至此完成了一轮ADC的转换和发送。SPU的FPGA中设计有一个M‑LVDS接收模块，其会将AIO发出的M‑LVDS时钟和数据转换为并行数据，并传递至M‑LVDS数据接收模块，接收模块在收到内容后，将激活CRC校验模块计算校验码，并在收到完整数据包后，将受到的校验码与计算校验码对比，一致后发送至本地缓存，可由DSP读取。由于M‑LVDS的1点对多点输出特性，多个SPU可以同步获取最新的ADC转换数据。

[0040] 请参考图4A所示，本申请还提供一种适用于所述的牵引控制单元的信号采样方法，所述方法包含：

[0041] S401根据预设配置参数按周期生成交直流切换信号，根据所述交直流切换信号获取所述模数转换模块在完成采样转换后反馈的转换结果；

[0042] S402根据所述转换结果生成M‑LVDS数据包，通过所述M‑LVDS数据包生成对应的校验码；

[0043] S403通过M‑LVDS数据包和校验码生成M‑LVDS数据包并转换为M‑LVDS信号，将所述M‑LVDS信号和时钟信号同步提供至多个逆变器控制板卡。

[0044] 具体的，请参考图4B所示，在实际工作中，该部分由ADC控制模块和M‑LVDS发送模块2部分构成；AIO的M‑LVDS发送端FPGA工作流程图如下：

[0045] 在FPGA上电初始化后，会先进行ADC初始化，配置ADC的参考源、采样率、采集模式等，之后开始发送周期性地发送ADC转换指令。正常情况下，每次发送转换指令后，ADC在完成采样转换后，通常会反馈一个转换完成的信号，ADC控制模块会主动判断这个信号，若无法收到反馈信号或收到反馈信号超时，ADC控制模块会重新初始化ADC；若可以正常收到反馈信号，则开始发送读使能，依次读取ADC的输出数据，读取完最后一个数据后，ADC控制模块将同步向M‑LVDS发送模块发送所有的转换结果以及一个传输标志位，随后便将转换标志位置0，并进入等待下一次转换周期的状态直至周期到来，至此形成ADC控制和转换循环。M‑LVDS发送模块会将包括包头、数据、校验码在内的所有内容按照字节转换为串行数据，并同步发送M‑LVDS时钟和数据信号。M‑LVDS发送模块默认处于不工作的状态，在接收到ADC控制模块发来的传输标志位和数据后，便进入发送状态，M‑LVDS发送模块首先发送4个字节的固定内容包头，之后激活crc校验模块，并将数据内容按字节同步输出至M‑LVDS编码模块和crc校验模块，M‑LVDS编码模块将输入数据转换为对外输出的时钟和数据，crc校验模块同步生成校验码，当全部数据发送完成后，将最终生成的crc校验码输出置编码模块输出，至此完成了一包M‑LVDS数据发送，并进入等待标志位和新数据的状态。

[0046] 请参考图5A所示，本申请所提供的信号采样方法还包含：

[0047] S501根据所述时钟信号接收所述M‑LVDS信号，通过所述M‑LVDS信号获得对应的校验码和M‑LVDS数据包；

[0048] S502根据所述校验码对所述M‑LVDS数据包进行一致性校验，当验证通过后将所述M‑LVDS数据包存储至本地。

[0049] 具体的，请参考图5B所示，在实际工作中，该部分主要包含M‑LVDS数据接收模块，CRC校验模块；SPU的M‑LVDS接收端FPGA的工作流程图如下：M‑LVDS解码模块具有断连检测功能，当输入时钟线或数据线在连续多个约定周期内没有变化时，则会判定进入断连状态，断连状态下，其将在M‑LVDS时钟线的上升沿来临时解除断连状态，并开始对输入的数据进行采样，并实现1位至8位的串并转换，在每完成8bit的转换后，向M‑LVDS数据接收模块推送一个字节的数据；M‑LVDS数据接收模块连续收到4个约定好的包头内容后，开始进入接收实际数据内容并激活crc校验模块，同步生成crc校验码，当接收到约定的数据包长度时，将数据包最后一个字节的crc校验码与本地生成的crc校验码比较，二者一致时，接收本包数据，不一致时，不更新本地数据，防止错误数据被DSP读取。

[0050] 理论传输能力计算M‑LVDS数据生成模块产生的内容包括：4个字节固定内容的包头，8‑24个ADC的16位转换结果，取最大值记48字节，1个字节的crc校验码，合计53个字节，即424bit，考虑包与包之间需要留有一定间隔，取500bit。M‑LVDS的通讯速率按照50Mbit/s计算，可在每秒内完成100k次传输。因此本申请对于采样转换率在100k以下的最多24个通道同步转换adc结果实现无损的传输，可满足绝大多数牵引计算和保护的需要。

[0051] 本申请的有益技术效果在于：可以以16位的精度对8‑24路电压或电流信号进行不低于400kHz同步速度进行采集，A/D的转换控制和M‑LVDS的发送动作密切配合，可将同步采集数据无损且同步传递至所有SPU板卡，可完全满足牵引控制和保护的速度和精度需求。背板接口只有2对M‑LVDS差分对，极大的简化了牵引控制单元的总体结构和背板复杂度。这种结构下大量的减少了背板地址和数据线，并去除了背板模拟量信号的存在必要，避免了模拟量和数字量交叠引起采样干扰的问题。由于M‑LVDS具有良好的抗干扰性能和较低的对外辐射，整个控制系统的可用性也得以提高。

[0052] 本申请还提供一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述方法。

[0053] 本申请还提供一种计算机可读存储介质，所述计算机可读存储介质存储有执行上述方法的计算机程序。

[0054] 本申请还提供一种计算机程序产品，包括计算机程序/指令，该计算机程序/指令被处理器执行时实现上述方法的步骤。

[0055] 如图6所示，该电子设备600还可以包括：通信模块110、输入单元120、音频处理器130、显示器160、电源170。值得注意的是，电子设备600也并不是必须要包括图6中所示的所有部件；此外，电子设备600还可以包括图6中没有示出的部件，可以参考现有技术。

[0056] 如图6所示，中央处理器100有时也称为控制器或操作控件，可以包括微处理器或其他处理器装置和/或逻辑装置，该中央处理器100接收输入并控制电子设备600的各个部件的操作。

[0057] 其中，存储器140，例如可以是缓存器、闪存、硬驱、可移动介质、易失性存储器、非易失性存储器或其它合适装置中的一种或更多种。可储存上述与失败有关的信息，此外还可存储执行有关信息的程序。并且中央处理器100可执行该存储器140存储的该程序，以实现信息存储或处理等。

[0058] 输入单元120向中央处理器100提供输入。该输入单元120例如为按键或触摸输入装置。电源170用于向电子设备600提供电力。显示器160用于进行图像和文字等显示对象的显示。该显示器例如可为LCD显示器，但并不限于此。

[0059] 该存储器140可以是固态存储器，例如，只读存储器(ROM)、随机存取存储器(RAM)、SIM卡等。还可以是这样的存储器，其即使在断电时也保存信息，可被选择性地擦除且设有更多数据，该存储器的示例有时被称为EPROM等。存储器140还可以是某种其它类型的装置。存储器140包括缓冲存储器141(有时被称为缓冲器)。存储器140可以包括应用/功能存储部
142，该应用/功能存储部142用于存储应用程序和功能程序或用于通过中央处理器100执行电子设备600的操作的流程。

[0060] 存储器140还可以包括数据存储部(数据143)，该数据存储部(数据143)用于存储数据，例如联系人、数字数据、图片、声音和/或任何其他由电子设备使用的数据。存储器140的驱动程序存储部(驱动程序144)可以包括电子设备的用于通信功能和/或用于执行电子设备的其他功能(如消息传送应用、通讯录应用等)的各种驱动程序。

[0061] 通信模块110即为经由天线111发送和接收信号的发送机/接收机110。通信模块(发送机/接收机)110耦合到中央处理器100，以提供输入信号和接收输出信号，这可以和常规移动通信终端的情况相同。

[0062] 基于不同的通信技术，在同一电子设备中，可以设置有多个通信模块110，如蜂窝网络模块、蓝牙模块和/或无线局域网模块等。通信模块(发送机/接收机)110还经由音频处理器130耦合到扬声器131和麦克风132，以经由扬声器131提供音频输出，并接收来自麦克风132的音频输入，从而实现通常的电信功能。音频处理器130可以包括任何合适的缓冲器、解码器、放大器等。另外，音频处理器130还耦合到中央处理器100，从而使得可以通过麦克风132能够在本机上录音，且使得可以通过扬声器131来播放本机上存储的声音。

[0063] 本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD‑ROM、光学存储器等)上实施的计算机程序产品的形式。

[0064] 本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

[0065] 这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

[0066] 这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

[0067] 以上所述的具体实施例，对本申请的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本申请的具体实施例而已，并不用于限定本申请的保护范围，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。