[0001] 本发明涉及半导体制造领域，特别是涉及一种晶圆预处理方法，还涉及一种晶圆，以及一种DSOI器件。

[0002] 双层绝缘体上硅(Double Silicon On Insulator，DSOI)是在绝缘体上硅(SOI)结构的基础上增加二氧化硅层(SiO2)和单晶硅层(Si)而形成，其既具备了SOI结构优秀的抗单粒子效应能力，又增加了利用中间硅层引出背栅端，对不同的器件施加不同的背偏电压调制的优点。

[0003] DSOI结构在抗辐射、抑制电路‑传感器串扰以及节省芯片面积方面均较普通体硅工艺和SOI工艺有较大的改进，但在芯片制造工艺流通(即在制造过程中的不同工序间流通)中经常会遇到晶圆(Wafer)掉片、破片的问题，大大影响了产品的流通及成品率。

[0029] 为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。

[0030] 除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

[0031] 应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

[0032] 空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

[0033] 在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

[0034] 这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。

[0035] 如背景技术中所述，发明人在DSOI的工艺过程中发现，产品在蚀刻、沉积或注入等工艺过程中屡次发生程度不一掉片或跳片问题。发明人对此问题进行分析，发现产品宕机或报警集中在采用静电吸附的设备，而在某些采用真空吸附的机台中则不会发生此问题。发明人总结掉片的主要原因是采用静电吸附方式的机台无法较稳定地吸住DSOI晶圆。

[0036] 分析半导体设备静电吸附的原理，如图1所示，晶圆20置于静电吸盘(Electrostatic Chuck，ESC)10上方，并不直接接触静电吸盘的内置电极12，而是被绝缘材料隔开。内置电极12通电产生正电荷，在晶圆20的下表面耦合出相反电荷，产生静电吸附力而吸住晶圆20。

[0037] 示例性的DSOI晶圆底部的支撑晶圆(handle wafer)采用高阻材料(电阻率为几百～1000Ω·cm)，以获得高精度和强抗串扰能力。发明人认为这种材料的载流子移动势垒较高，由于静电吸盘的内置电极12的电压存在上限，因此很难在handle wafer中耦合出足够电荷，导致静电吸附力不足，wafer频繁掉片或设备宕机。而如果handle wafer采用低电阻材料(例如电阻率为14Ω·cm或更低)则会损失高阻handle wafer高精度、强抗串扰能力的优点，影响产品品质。

[0038] 本申请创新性地提出一种的新的晶圆处理流程，可以帮助晶圆背面在静电吸盘上耦合出足够电荷，形成稳定的静电吸附力，并且不会影响晶圆正面的器件工艺制备。

[0039] 图2是本申请一实施例中晶圆预处理方法的流程图，包括如下步骤：

[0040] S210，获取晶圆。

[0041] 参见图3，在本申请的一个实施例中，获取的晶圆300包括支撑层310，且支撑层310采用高电阻材料，在本申请的一个实施例中电阻率大于100欧姆·厘米。在本申请的一个实施例中，获取的晶圆具有DSOI结构。在本申请的一个实施例中，该DSOI结构包括在支撑层上顺序叠设的第一绝缘埋层、第一半导体层、第二绝缘埋层、第二半导体层。

[0042] S220，在晶圆的背面形成掺N型离子的静电吸附辅助层。

[0043] 静电吸附辅助层的材料选择与静电吸盘接触时能够耦合出足够吸附晶圆的电子的材料。在本申请的一个实施例中，静电吸附辅助层为掺N型离子的硅氧化物层。相应地，步骤S220为在支撑层310的第一表面形成掺N型离子的硅氧化物层，支撑层310的第一表面为晶圆300的背面。

[0044] S230，在静电吸附辅助层的表面形成保护层以避免静电吸附辅助层中的杂质外溢。

[0045] 静电吸附辅助层中的N型离子如果外溢，则容易污染后续工序中形成于晶圆300正面的器件。因此，通过在静电吸附辅助层的表面覆盖保护层来避免静电吸附辅助层中的杂质外溢。

[0046] 上述预处理的步骤在晶圆中形成器件之前进行，以尽量降低对器件的影响，并且可以尽量避免在工序流通过程中的掉片。在本申请的一个实施例中，步骤S230在形成浅沟槽隔离(STI)结构之前进行。

[0047] 上述晶圆预处理方法，对于因背面的材料特性而在被静电吸盘吸附时无法产生足够的静电吸附力的晶圆，通过在晶圆背面形成掺N型离子的静电吸附辅助层，N型离子可以在静电吸盘的影响下耦合出电子，与静电吸盘的正电荷之间形成吸附力，从而将晶圆稳定吸附于静电吸盘上，避免掉片。

[0048] 在本申请的一个实施例中，步骤S220包括：通过沉积工艺在晶圆的正面和背面均形成掺N型离子的二氧化硅层。通过沉积SiO2作为静电吸附辅助层，方式简单，可以和传统的半导体工艺无缝衔接，不会引入其他因素。在本申请的一个实施例中，通过低压炉管在800摄氏度的工艺温度下沉积重掺杂磷的二氧化硅作为静电吸附辅助层，反应源采用TEOS(正硅酸乙酯)，晶圆正背面形成的二氧化硅层的厚度均为 左右。

[0049] 在本申请的一个实施例中，步骤S230包括：通过沉积工艺在晶圆的正面和背面均形成保护层。在本申请的一个实施例中，覆盖在静电吸附辅助层的保护层的材料为硅的氮化物，例如氮化硅。进一步地，可以通过化学气相沉积(CVD)工艺在晶圆正背面均沉积左右厚度的氮化硅层将静电吸附辅助层覆盖。参照图4，步骤S230完成后在晶圆300(图4中未标示)的背面形成有静电吸附辅助层322和保护层324，在晶圆300的正面形成有静电吸附辅助层321和保护层323。

[0050] 由于后续工序需要在晶圆正面制造器件，因此在形成器件之前还需要去除晶圆正面的保护层和硅氧化物层。在本申请的一个实施例中，通过干法蚀刻去除晶圆正面的保护层和硅氧化物层，并且去除后用湿法对晶圆进行清洗。清洗后进行在晶圆正面形成STI的工艺。在本申请的一个实施例中，该干法蚀刻步骤采用终点侦测的方式来判断蚀刻终点。

[0051] 在本申请的一个实施例中，支撑层310为电阻率为900Ω·cm的handle wafer，厚度为725微米。

[0052] 在本申请的一个实施例中，通过上述晶圆预处理方法处理后的晶圆使用具有静电吸盘的机台进行加工处理。

[0053] 本申请相应提供一种能够解决掉片问题的晶圆，其可以是经过前述任一实施例所述的预处理后制造形成。参照图5，在本申请的一个实施例中，晶圆包括保护层424和静电吸附辅助层422。保护层424的第一表面是晶圆的背面。静电吸附辅助层422位于保护层424的与第一表面相对的第二表面，静电吸附辅助层422中掺有N型离子。保护层424用于避免静电吸附辅助层422中的杂质外溢。在本申请的一个实施例中，静电吸附辅助层422为掺N型离子的硅氧化物层。

[0054] 上述晶圆通过在晶圆背面形成掺N型离子的静电吸附辅助层422，N型离子可以在静电吸盘的影响下耦合出电子，与静电吸盘的正电荷之间形成吸附力，从而将晶圆稳定吸附于静电吸盘上，避免掉片。

[0055] 在图5所示的实施例中，晶圆还包括支撑层410。支撑层410采用高电阻材料，在本申请的一个实施例中其电阻率大于100欧姆·厘米。静电吸附辅助层422位于支撑层410和保护层424之间。

[0056] 在图5所示的实施例中，晶圆具有DSOI结构，DSOI结构包括在支撑层410上顺序叠设的第一绝缘埋层432、第一半导体层434、第二绝缘埋层436及第二半导体层438。在本申请的一个实施例中，第一绝缘埋层432和第二绝缘埋层436均为埋氧层，其材质为硅氧化物(例如二氧化硅)。第一半导体层434和第二半导体层438为硅层。在本申请的一个实施例中，第一绝缘埋层432的厚度为 第一半导体层434的厚度为 第二绝缘埋层436的厚度为 第二半导体层438的厚度为

[0057] 在本申请的一个实施例中，支撑层410的厚度为725微米。

[0058] 在图5所示的实施例中，晶圆还包括第二半导体层438上的多晶硅层450。

[0059] 在图5所示的实施例中，晶圆还包括浅沟槽隔离结构440。

[0060] 在本申请的一个实施例中，保护层424的材料为硅的氮化物，例如氮化硅。

[0061] 在本申请的一个实施例中，静电吸附辅助层422为重掺杂磷离子的二氧化硅层。

[0062] 在本申请的一个实施例中，静电吸附辅助层422的厚度为

[0063] 在本申请的一个实施例中，保护层424的厚度为

[0064] 本申请相应提供一种通过将前述晶圆上的管芯(die)切割和封装后得到的DSOI器件，包括：

[0065] 支撑层，所述支撑层的电阻率大于100欧姆·厘米；

[0066] DSOI结构，位于所述支撑层的第一表面；

[0067] 硅氧化物层，位于所述支撑层的与所述第一表面相对的第二表面，所述硅氧化物层中掺有N型离子；

[0068] 保护层；

[0069] 其中，所述硅氧化物层位于所述保护层和支撑层之间，所述保护层用于避免所述硅氧化物层中的杂质外溢。

[0070] DSOI器件的结构可以参照图5，DSOI结构包括在支撑层410上顺序叠设的第一绝缘埋层432、第一半导体层434、第二绝缘埋层436及第二半导体层438。在本申请的一个实施例中，第一绝缘埋层432和第二绝缘埋层436均为埋氧层，其材质为硅氧化物(例如二氧化硅)。第一半导体层434和第二半导体层438为硅层。在本申请的一个实施例中，第一绝缘埋层432的厚度为 第一半导体层434的厚度为 第二绝缘埋层436的厚度为
第二半导体层438的厚度为

[0071] 在本申请的一个实施例中，DSOI器件还包括第二半导体层438上的多晶硅层450。

[0072] 在本申请的一个实施例中，DSOI器件还包括浅沟槽隔离结构440。

[0073] 在本申请的一个实施例中，DSOI器件的保护层424的材料为硅的氮化物，例如氮化硅。

[0074] 在本申请的一个实施例中，硅氧化物层(即静电吸附辅助层422)为重掺杂磷离子的二氧化硅层。

[0075] 在本申请的一个实施例中，支撑层410的厚度为725微米。

[0076] 在本申请的一个实施例中，硅氧化物层(即静电吸附辅助层422)的厚度为[0077] 在本申请的一个实施例中，保护层424的厚度为

[0078] 在本申请的一个实施例中，DSOI器件是高精度的像素传感器。

[0079] 应该理解的是，虽然本申请的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且本申请的流程图中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。

[0080] 在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。

[0081] 以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

[0082] 以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。