技术领域
[0001] 本发明有关于一种高电子迁移率器件，特别是有关于一种静电放电(Electrostatic Discharge，ESD)保护电路的高电子迁移率器件。
相关背景技术
[0002] 高电子移动率晶体管(High Electron Mobility Transistor，HEMT)因具有高输出电压优点，广泛应用于高功率半导体装置当中，以满足消费电子产品、通讯硬件、电动车、或家电市场需求。然而，当一静电放电事件发生时，高电子移动率晶体管很有可能受到静电放电电流的影响。
具体实施方式
[0020] 为让本发明的目的、特征和优点能更明显易懂，下文特举出实施例，并配合所附图式，做详细的说明。本发明说明书提供不同的实施例来说明本发明不同实施方式的技术特征。其中，实施例中的各器件的配置是为说明之用，并非用以限制本发明。另外，实施例中图式标号的部分重覆，是为了简化说明，并非意指不同实施例之间的关联性。
[0021] 图1为本发明的高电子迁移率器件的示意图。如图1所示，高电子迁移率器件100包括一衬底(substrate)110、一控制电极120、电极130、140以及一控制电路150。在一可能实施例中，高电子迁移率器件100为一高电子迁移率晶体管(HEMT)。在本实施例中，衬底110具有三五族半导体材料，如砷化镓(gallium arsenide，GaAs)、磷化铟(indiumphosphide，InP)、氮化镓(gallium nitride，GaN)或是硅锗合金(SiGe)。
[0022] 控制电极120、电极130及电极140均形成于衬底110之上。在一可能实施例中，当高电子迁移率器件100为一高电子迁移率晶体管时，控制电极120作为高电子迁移率晶体管的栅极(gate)。在此例中，电极130作为高电子迁移率晶体管的漏极(drain)，并且电极140作为高电子迁移率晶体管的源极(source)。
[0023] 控制电路150形成于衬底110之上。在本实施例中，控制电路150整合于高电子迁移率器件100之中，用以避免高电子迁移率器件100受到一静电放电电流的影响。如图1所示，控制电路150包括一静电放电保护电路(ESD protection circuit)151以及一晶体管152。
[0024] 晶体管152耦接于电极130与140之间。在一可能实施例中，晶体管152具有三五族半导体材料。本发明并不限定晶体管152的结构。在本实施例中，晶体管152也是一高电子迁移率晶体管。如图1所示，晶体管152的漏极耦接电极130，其源极耦接电极140，其栅极耦接静电放电保护电路151。
[0025] 当一静电放电事件发生在电极130与140之一者，并且电极130与140的另一者耦接至地时，通过晶体管152的栅极与漏极之间的一寄生电容(未显示)，晶体管152的栅极电压逐渐升高。当晶体管152的栅极与源极之间的电压大于晶体管152的临界电压(threshold voltage)时，晶体管152导通。因此，一静电放电电流由电极130被释放至电极140，或是由电极140被释放至电极130。
[0026] 在本实施例中，静电放电保护电路151耦接控制电极120、晶体管152及电极140，用以避免一静电放电电流由控制电极120进入晶体管152的栅极。举例而言，当一静电放电事件发生于控制电极120并且电极140耦接至地时，静电放电保护电路151提供一放电路径(未显示)，用以将一静电放电电流由控制电极120释放至电极140。因此，晶体管152的栅极不会受到静电放电应力(ESD stress)的伤害。然而，当静电放电事件未发生时，静电放电保护电路151切断放电路径。此时，高电子迁移率器件100根据控制电极120、电极130及140的电压位准而动作。
[0027] 图2为本发明静电放电保护电路的一可能示意图。在本实施例中，静电放电保护电路200包括阻抗器件210、220以及一晶体管230。阻抗器件210耦接于控制电极120与晶体管152之间。在一可能实施例中，阻抗器件210为一电阻器件R1。电阻器件R1耦接于控制电极
120与晶体管152的栅极之间。电阻器件R1的阻值可能在100Ω～200Ω之间。本发明并不限定阻抗器件210的结构。在其它实施例中，阻抗器件210为一晶体管。在此例中，构成阻抗器件210的晶体管可能也是一高电子迁移率晶体管。
[0028] 阻抗器件220耦接晶体管230及电极140。本发明并不限定阻抗器件220的结构。在一可能实施例中，阻抗器件220为一电阻器件R2。在此例中，电阻器件R2耦接于晶体管230的栅极与电极140之间。本发明并不限定阻抗器件220的结构。在其它实施例中，阻抗器件220为一晶体管。在此例中，构成阻抗器件220的晶体管可能是一高电子迁移率晶体管。
[0029] 晶体管230耦接于控制电极120与电极140之间。在一可能实施例中，晶体管230具有三五族半导体材料。在此例中，晶体管230与高电子迁移率器件100形成于同一衬底(如110)上。本发明并不限定晶体管230的结构。在本实施例中，晶体管230也是一高电子迁移率晶体管，其漏极耦接控制电极120，其源极耦接电极140，其栅极耦接阻抗器件220。
[0030] 当一静电放电事件发生在控制电极120并且电极140耦接至地时，通过晶体管230的栅-漏极间的一寄生电容(未显示)，晶体管230的栅极电压逐渐上升。当晶体管230的栅极与源极之间的电压大于晶体管230的临界电压时，晶体管230导通，用以将一静电放电电流由控制电极120释放至电极140。因此，静电放电电流不会进入晶体管152的栅极。当静电放电事件未发生时，阻抗器件220拉低晶体管230的栅极电压，以避免晶体管230被导通。
[0031] 另外，当一静电放电事件发生在电极130并且控制电极120耦接至地时，通过晶体管152及230各自的栅-漏极间的寄生电容，晶体管152及230的栅极电压逐渐上升。当晶体管152及230的栅极与源极之间的电压大于各自的临界电压时，晶体管152及230导通。因此，静电放电电流由电极130开始，流经晶体管152、电极140、晶体管230，流入控制电极120。
[0032] 同样地，当一静电放电事件发生在控制电极120并且电极130耦接至地时，通过晶体管230的栅-漏极间的寄生电容，晶体管230的栅极电压逐渐上升。当晶体管230的栅极与源极之间的电压大于晶体管230的临界电压时，晶体管230导通。此时，由于部分电流流过阻抗器件210，故晶体管152的栅极电压也会逐渐上升。当晶体管152的栅极与源极之间的电压大于晶体管152的临界电压时，晶体管152导通。因此，静电放电电流由控制电极120开始，流经晶体管230、电极140、晶体管152，流入电极130。
[0033] 在其它实施例中，通过调整晶体管230的通道尺寸或是阻抗器件220的阻值，便可在静电放电事件发生时，快速地导通电晶体230，以避免晶体管152的栅极受到静电放电电流的破坏。另外，通过增加晶体管230的面积或减少晶体管230的导通阻抗(Ron)，便可调整ESD保护电路320的效能。
[0034] 图3为本发明的静电放电保护电路的另一示意图。在本实施例中，静电放电保护电路300包括阻抗器件310、320、一晶体管330以及一背对背二极管对340。阻抗器件310耦接于控制电极120与晶体管152之间。阻抗器件320耦接晶体管330及电极140。由于阻抗器件310及320的特性与图2的阻抗器件210及220的特性相似，故不再赘述。
[0035] 晶体管330耦接于控制电极120与电极140之间。在一可能实施例中，晶体管330具有三五族半导体材料。在本实施例中，晶体管230也是一高电子迁移率晶体管，其栅极耦接阻抗器件320的一端，其漏极耦接控制电极120，其源极耦接阻抗器件320的另一端及电极140。
[0036] 背对背二极管对340耦接于控制电极120与晶体管330之间。在本实施例中，背对背二极管对340包括二极管D1及D2。二极管D1的阴极(cathode)耦接控制电极120，其阳极(anode)耦接二极管D2的阳极。二极管D2的阴极耦接晶体管330的栅极及阻抗器件320。本发明并不限定二极管D1及D2的种类。在一可能实施例中，二极管D1为一箫特基二极管(schottky diode)，二极管D2为一PN接面二极管。
[0037] 当一静电放电事件发生在控制电极120并且电极140耦接至地时，通过晶体管330的栅-漏极间的一寄生电容(未显示)，晶体管330的栅极电压逐渐上升。在本实施例中，由于部分电流流经背对背二极管对340，故可快加晶体管330的栅极电压上升的速度。由于晶体管330快速地被导通，故可将一静电放电电流由控制电极120释放至电极140。因此，晶体管152的栅极不会受到静电放电电流的破坏。当静电放电事件未发生时，阻抗器件320拉低晶体管330的栅极电压，以避免晶体管330被导通。
[0038] 另外，当一静电放电事件发生在电极130并且控制电极120耦接至地时，通过晶体管152及330的栅-漏极的寄生电容，晶体管152及330的栅极电压逐渐上升。在本实施例中，由于部分电流流经背对背二极管对340，故可快加晶体管330的栅极电压上升的速度。当晶体管152及330的栅极与源极之间的电压大于各自的临界电压时，晶体管152及330导通。因此，静电放电电流由电极130开始，流经晶体管152、电极140、晶体管330，流入控制电极120。
[0039] 同样地，当一静电放电事件发生在控制电极120并且电极130耦接至地时，通过晶体管330的栅-漏极的寄生电容及背对背二极管对340，晶体管330的栅极电压逐渐上升。当晶体管330的栅极与源极之间的电压大于晶体管330的临界电压时，晶体管330导通。此时，由于部分电流流过阻抗器件310，故晶体管152的栅极电压也会逐渐上升。当晶体管152的栅极与源极间的电压大于晶体管152的临界电压时，晶体管152导通。因此，静电放电电流由控制电极120开始，流经晶体管330、电极140、晶体管152，流入电极130。
[0040] 在其它实施例中，通过调整晶体管330的通道尺寸或是阻抗器件320的阻值，便可在静电放电事件发生时，快速地导通电晶体330，以避免晶体管152的栅极受到静电放电电流的破坏。另外，通过增加晶体管330的面积或减少晶体管330的导通阻抗，便可调整ESD保护电路300的效能。
[0041] 除非另作定义，在此所有词汇(包含技术与科学词汇)均属本发明所属技术领域中具有通常知识者的一般理解。此外，除非明白表示，词汇于一般字典中的定义应解释为与其相关技术领域的文章中意义一致，而不应解释为理想状态或过分正式的语态。
[0042] 虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰。举例而言，本发明实施例所述的系统、装置或是方法可以硬件、软件或硬件以及软件的组合的实体实施例加以实现。因此本发明的保护范围当视权利要求所界定者为准。
