技术领域
[0001] 本发明涉半导体存储器设计领域，具体涉及多数据接口合并芯片架构。
相关背景技术
[0002] 计算机以及各种电子设备广泛的应用于现代生活的各个方面，对内存产品(DRAM存储器)需求越来越大。通常针对不同的数量要求的数据接口需要分别提供不同的芯片，设计成本，而且使用便利。
具体实施方式
[0019] 如图1所示，多数据接口兼容的芯片架构，包括第一存储单元、第二存储单元、多个数据接口DQ、控制模块、第一存储读写数据总线、第二存储读写数据总线、左接口读写数据总线、右接口读写数据总线、第一开关TBFF以及第二开关TBFF；第一存储单元包括多个至少一个第一存储基础单元，第二存储单元包括至少一个第二存储基础单元，多个数据接口DQ为偶数个，位于第一存储单元之间第二存储单元，多个数据接口DQ被控制模块平均分配左数据接口组和右数据接口，控制模块通过左接口读写数据总线与左数据接口组中的数据接口DQ连接，控制模块通过右接口读写数据总线与右数据接口组中的数据接口DQ连接，第一开关TBFF设置在第一存储读写数据总线上，将第一存储读写数据总线分成左右两部分；第二开关TBFF设置在第二存储读写数据总线上，将第二存储读写数据总线分成左右两部分；在第一开关TBFF和第二开关TBFF均打开时，控制模块控制左数据接口组或右数据接口中的数据接口无效；在第一开关TBFF和第二开关TBFF均关闭时，控制模块控制左数据接口组和右数据接口中的所有数据接口有效。
[0020] 实施例1：如图2所示，芯片工作在16个数据接口模式下：
[0021] 1、第一开关、第二开关TBFF使能(即打开)第一存储读写数据总线的左右两侧连接在一起，第二存储读写数据总线的左右两侧连接在一起；
[0022] 2、控制模块控制右数据接口组中的16个数据接口DQ无效；
[0023] 3、通过第一存储读写数据总线和第二存储读写数据总线每次读写操作上下两个存储基础单元array同时工作，各自对应8个DQ。
[0024] 实施例2：
[0025] 如图3所示，当芯片工作在32个数据接口模式下：
[0026] 1、第一开关、第二开关TBFF关闭，第一存储读写数据总线的左右两侧以及第二存储读写数据总线的左右两侧断开；
[0027] 2、控制模块控制左数据接口和右数据接口组中的32个数据接口DQ同时工作；
[0028] 3、通过第一存储读写数据总线和第二存储读写数据总线一次读写操作上下左右各一个存储基础单元array工作，各自对应8个DQ。
