技术领域
[0002] 本发明一般涉及时钟合成，且特别涉及以CDR(时钟与数据恢复)为基础的时钟合成。
相关背景技术
[0003] 传统的串行数据无线收发器可用于发射与接收一通信媒体上的串行数据，而串行数据传输则由一发射时钟信号所控制。无线收发器装置接收一潜在噪音外部时钟来源而作为一输入，并产生响应该外部时钟来源的该发射时钟信号。一般而言，此一噪音外部时钟来源可通过一窄频滤波操作而清除；传统的窄频滤波操作是以模拟方式而执行，其需要大量的电容器，因此，这样的模拟方式若非占据了该无线收发器中大量的芯片面积，便必须要在该无线收发器的外部执行，因而导致额外组件以及相关成本的增加。
[0004] 发射时钟信号的产生亦受到已知的拉频(frequency pulling)现象影响；拉频会通过接踵而来的串行数据所恢复的邻近接收时钟信号而将其本身抑制为锁相回路(phase-locked loop，PLL)时钟与发射时钟信号的一低频调变，其中该接收时钟信号所具有的频率与该PLL时钟与该发射时钟信号的频率非常接近。调变频率可由该等时钟个别的ppm补偿而决定，而调变振幅则根据两振幅是如何耦合(例如经由基板与电源供应)以及何种程度之耦合而决定。再较高的集成等级时，拉频的问题变地更为明显。为了将耦合与串音最小化，在部分传统方式中，接收器与发射器是由独立的集成电路所提供。
[0005] 就前述观点而言，则需要提供一种能够降低拉频及/或执行一外部时钟来源的上述的窄频率波的串行数据无线收发器，而同时维持可接受的集成等级与成本。
[0006] 传统的串行数据无线收发器是利用时钟与数据恢复(CDR)回路而恢复所接收的一串行数据流的时钟，并接着恢复及反序列化所接收的串行数据。图1图标说明了此一传统CDR回路(标记为CDR1)；一参考时钟信号REF_CLK输入至一PLL11，其依序以一频率产生垂直相位时钟I与Q至输入13所接收的串行数据RXD_I的数据率的百万分之一(ppm)内。接着对该I与Q时钟进行操作周期校正(DCC)以及相位插入(PI)，在14处的相位差入信号ICLK被插入以符数据转换，而在16处的相位插入信号QCLK系被插入以集中于数据眼图(data eye)的中央。
[0007] 一Bang-Bang相位侦测器(PD)利用该等时钟信号ICLK与QCLK以于位置15处提供能够插入于数字域中的相位错误信息；因此该CDR回路的后续阶段(例如取样器17、回路滤波器(LPF)与相位插入器(PI))便能够执行数字或混合信号技术，而该回路CDR1则输出并行数据RD_I及对应的恢复时钟。
具体实施方式
[0011] 一时钟来源可被视为一周期性数据流；当给定一数据率fD时，具有频率为fD/(2n)的一时钟来源则可被视为具有一百分率转换密度为(100/n)的周期性数据流。举例而言，具有频率为1.25GHz(n＝1)、625MHz(n＝2)与417MHz(n＝3)的时钟皆可视为是2.5Gb/s的周期性数据流，其分别具有转换密度为100％、50％与33％。
[0012] 对一时钟输入执行CDR则是相当于在衰减其噪音内容时恢复其频率。与随机数据不同的是，时钟具有固定的(亦即通常不随时间改变的)转换密度，因此CDR电路能够使用比随机数据所需更低的带宽，由此在较低频时执行相位噪音之去除。
[0013] 图2图标说明了根据本发明较佳实施例的串行数据无线收发器的相关部分。一噪音外部时钟来源(TXCKSRC)能够被施加至无线收发器的一输入21(例如经由选择器31)，该输入21则耦合至一CDR回路CRD2的串行数据输入13。在部分实施例中，CDR2可与回路CDR1具有相同的结构与功能性(请同时参阅图1)；由于输入信号TXCKSRC具有一已知转化密度的缘故，CDR2一般会有比CDR1更低的带宽，然CDR1本质上是接收随机数据RXD_i。接收侧回路CDR1及发射侧回路CDR2的I与Q时钟输入是由回路CDR1与CDR2所共享的PLL11而产生，且由参考时钟信号REF_CLK所驱动(同时参阅图1)。
[0014] 发射侧回路CDR2对接踵而来的时钟TXCKSRC上转化至发射数据的串行化率，并同时将高于回路带宽的噪音成分滤出，藉以最小化跳动传输。该发射侧回路CDR2因而能够产生已清除的时钟信号，其可依次于发射串行化过程中使用。
[0015] 在部分实施例中，由图2所示的CDR2产生的发射时钟信号可自于CDR1中产生ICLK(请见图1)的同一相位插入输出获得，即图2中的CDR2的输出14。其它实施例则使用相位插入输出16(其产生图1中的QCLK)为发射时钟信号；发射时钟信号是用以串行化接收自发射(TX)FIFO的数据，而产生输出串行数据TXD_i。举例而言，若该时钟来源TXCKSRC具有上述三种不同频率(1.25GHz、625MHz与417MHz)中任一种，则该发射侧回路CDR2将对该TXCKSRC三种不同输入频率的任一种产生相同的发射时钟信号；因此，该发射串行化数据能够通过对许多不同频率参考来源任一种执行一CDR操作而加以合成，而不需任何分频器。在部分实施例中，该发射时钟频率是(串行发射数据率)/2，因此该发射时钟信号的上升或下降边缘皆可使用于该发射串行化操作中；该发射时钟信号是于位置25处被分频，以产生一频率是(串行发射数据率)/8的发射位率时钟信号TBC。TBC作为发射并行数据流的时钟来源，其被串行化为8倍的并行数据率；其它的实施例亦可针对4∶1与2∶1串行化率而要求1/4或1/2数据率时钟。
[0016] 一般而言，虽然所接收的数据流RXD_i与发射时钟来源TXCKSRC为准同步(亦即其具有一频率偏移)，在该CDR2的输出14(或16)处所恢复的接收时钟RBC_i与窄带宽发射时钟则皆由来自该共享的PLL11的合成时钟I与Q之连续相位插入所产生；在此一方法中，该等PLL时钟I与Q、该接收时钟RBS_i与该发射时钟具有相同的实时频率，然而该等频率在较长的观察周期中并不会彼此产生偏差。
[0017] 通过该回路CDR1与CDR2而对来自该PLL11的时钟I与Q的相位噪音高通滤波(亦即衰减该等I与Q时钟的低频噪音成分)，举例而言，其由于PLL11的输出处所产生的拉频与闪烁噪音，而导致低频相位调变的衰减。
[0018] 对于本领域的技术人员而言，显然此处所说明的发明技术可应用于无线收发器中，以适用于多种传统的数据通信标准，举例而言，由光网际网络论坛(OIF)所发表的SFI-5标准、由IEEE802.3ae10G以太网络工作强制标准所发表的Xaui标准、由ANSI的X3T9.3工作团队所发表的光纤信道标准、以及由ANSI的交换载波标准协会所发表的SONET标准。
[0019] 在一例中，对于2.5Gb/s之数据率而言，该噪音时钟来源TXCKSRC(或所接收的串行数据流)的跳动带宽是在1.5MHz至1.25GHz的范围中。为了衰减该时钟跳动，在部分实施例中则将CDR2的回路带宽编程为低于1.5MHz；此外，举例而言，在该接收时钟(RBC_i)与该PLL所产生的I与Q时钟之频率间的一40ppm偏移将导致一100KHz的频率调变，因此，在部分实施例中，为了减少由于拉频所引起的跳动，会适当编程CDR2的回路带宽而高于100KHz。一般而言，若该时钟来源TXCKSRC相对较为“嘈杂”，则应降低回路带宽；而若TXCKSRC相对较为“清净”，则可加宽该回路带宽以减少拉频效应。
[0020] 延续前述的例子，若CDR2的回路带宽是在100KHz至1.5MHz的范围中，则清除该噪音外部时钟，而减轻由拉频所产生的跳动。对于部分实施例而言，要减少在5KHz至100KHz范围中的共同PLL11的相位噪音是相当关键的(例如在SONET的例子中)；因此，在这样的例子中，CDR2的回路带宽可被调整为前述范围的上端，例如约1MHz；而在其它的例子中，降低在MHz范围或高于此范围的时钟跳动是很重要的(例如在SFI-5、光纤信道与Xaui的例子中)，因此CDR2的回路带宽能够被调整至上述范围的下端，例如约150KHz。
[0021] 图2亦说明了，在部分实施例中，通过一选择器31的操作，该外部时钟来源TXCKSRC或是该恢复之接收时钟信号RBC_i皆可选择性的被施加至该输入21；在未清除与滤波前，该恢复时钟一般是嘈杂且不适合用于数据发射。
[0022] 在部分实施例中，如图2中的虚线所示，于选择器31与CDR2之间具有一二分电路，以于CDR2的输入13处降低工作周期失真的影响。
[0023] 由上述的实施例说明可清楚了解本发明是利用CDR技术来对一噪音外部时钟来源(或是一恢复时钟)窄带宽滤波，以恢复其频率并移除高于该CDR带宽的相位噪音成分。该CDR回路亦衰减了由低于该CDR回路带宽的PLL所产生的时钟中的低频噪音成分，因而移除了随机VCO相位噪音及因拉频所致的相位调变。
[0024] 根据本发明的上述无线收发器实施例，施加该噪音外部时钟来源于一第一时钟与数据恢复电路的串行数据输入，该第一时钟与数据恢复电路对该噪音外部时钟来源窄带宽滤波于数字域中，并产生发射时钟信号。该第一时钟与数据恢复电路是由相同的PLL时钟所驱动，该PLL时钟亦同样驱动一使用于接收侧的第二时钟与数据恢复电路以恢复接踵而来的串行数据。该等时钟与数据恢复电路皆对其共享的PLL时钟进行高通滤波而降低拉频。
[0025] 在部分实施例中，时钟恢复与时钟合成皆使用单一共同的一PLL以减少由异步接收与发射信道间的拉频所引起的跳动；该CDR除了对输入时钟来源提供窄频滤波外，亦衰减了PLL输出的低频相位调变。
[0026] 上述说明仅用以说明本发明的实施例而并不限制本发明的范畴，本发明可施行于各种实施例中。
[0027] 组件附图标记说明
[0028] 11 PLL(锁相回路)
[0029] 13 输入
[0030] 14 输出
[0031] 15 位置
[0032] 16 输出
[0033] 17 取样器
[0034] 21 输出
[0035] 25 位置
[0036] 31 选择器
[0037] DCC 操作周期校正
[0038] PI 相位插入器
[0039] DECIMATOR 取样器
[0040] LPF 回路滤波器
[0041] CDR 时钟与数据恢复
[0042] DRIVER 驱动器
[0043] SERIALIZER 串行器
