[0001] 本实用新型涉及相关器技术领域，具体涉及一种数字相关器。

[0002] 相关器广泛应用于纳米粒子粒径测量、雷达回波信号处理、GPS信号处理和微弱无线电信号检测与分析等多种场景，通过相关器可以完成对两个不同信号的互相关运算或对同一个信号的自相关运算。

[0003] 互相关运算主要是对两个不同信号按照不同的延时时间tau进行时域乘加积分，再进行归一化得到这两个不同信号的互相关值；自相关运算主要是对同一信号与其自身按照不同的延时时间tau进行时域乘加积分，再进行归一化得到这个信号的自相关值。在不同的应用场景中，延时时间tau可能需要跨越从数纳秒到数十小时的动态延时范围。其中，在tau较小时由于计算时隙非常窄，因此需要较高的计算效率；而在tau较大时由于累积的采样值很大，同时在进行乘加积分和归一化时又涉及到大数运算，因此会产生较大的运算量。在上述高计算效率和高运算量的影响下，相关器的运行效果可能会降低。

[0004] 相应地，本领域需要一种新的技术方案来解决上述问题。实用新型内容

[0005] 为了克服上述缺陷，提出了本实用新型，以提供解决或至少部分地解决如何提高相关器运行效果的技术问题的数字相关器，所述数字相关器包括相连的采样器和相关运算器；

[0006] 所述采样器包括各级采样通道的同步脉冲周期呈指数递增的多级采样通道，所述采样通道包括同步时钟模块、采样模块和环形缓存，所述同步时钟模块和所述环形缓存分别与所述采样模块连接；

[0007] 所述同步时钟模块用于根据其所在采样通道的同步脉冲周期，产生同步脉冲并向所述采样模块输出所述同步脉冲；

[0008] 所述采样模块用于在接收到同步脉冲之后根据预设采样间隔依次对输入信号进行采样并将各采样值存储至所述环形缓存；

[0009] 所述相关运算器用于获取所述环形缓存中存储的采样值，并根据所述采样值对输入信号进行自相关运算或互相关运算。

[0010] 在上述数字相关器的一个技术方案中，所述采样器包括由至少一个第一通道组和至少一个第二通道组构成的多级采样通道，或者包括由多个第二通道组构成的多级采样通道，或者包括由至少一个第二通道组构成的多级采样通道；

[0011] 其中，所述第一通道组包括一级采样通道，所述第二通道组包括多级采样通道，且所述第一通道组中采样通道的同步脉冲周期小于所述第二通道组中采样通道的同步脉冲周期。

[0012] 在上述数字相关器的一个技术方案中，所述相关运算器包括第一运算模块和第二运算模块；

[0013] 每个所述第一通道组分别与一个不同的所述第一运算模块连接，所述第一运算模块用于获取所述第一通道组中采样通道的环形缓存中存储的采样值，并根据所述采样值对输入信号进行自相关运算或互相关运算；

[0014] 每个所述第二通道组分别与一个不同的所述第二运算模块连接，所述第二运算模块用于获取所述第二通道组中采样通道的环形缓存中存储的采样值，并根据所述采样值对输入信号进行自相关运算或互相关运算。

[0015] 在上述数字相关器的一个技术方案中，每个所述第二通道组中的各级采样通道分别与所要连接的第二运算模块依次串行连接。

[0016] 在上述数字相关器的一个技术方案中，所述数字相关器还包括人机交互模块；

[0017] 所述人机交互模块用于接收外部指令，并根据所述外部指令调整所述外部指令选择的采样通道中环形缓存的缓存长度。

[0018] 在上述数字相关器的一个技术方案中，所述采样通道包括一个环形缓存；

[0019] 所述采样模块还用于在接收到同步脉冲之后根据预设采样间隔依次对同一个输入信号进行采样并将各采样值存储至所述环形缓存。

[0020] 在上述数字相关器的一个技术方案中，所述相关运算器还用于获取所述环形缓存中存储的采样值，并根据所述采样值对所述同一个输入信号进行自相关运算。

[0021] 在上述数字相关器的一个技术方案中，所述采样通道包括两个环形缓存；

[0022] 所述采样模块还用于在接收到同步脉冲之后根据预设采样间隔分别依次对两个输入信号进行采样，并将这两个输入信号的采样值分别存储至不同的环形缓存。

[0023] 在上述数字相关器的一个技术方案中，所述相关运算器还用于分别获取所述两个环形缓存中存储的采样值，并根据所述两个环形缓存中存储的采样值对所述两个输入信号进行自相关运算或互相关运算。

[0024] 本实用新型上述一个或多个技术方案，至少具有如下一种或多种有益效果：

[0025] 在实施本实用新型提供的数字相关器技术方案中，数字相关器可以包括相连的采样器和相关运算器，采样器可以包括各级采样通道的同步脉冲周期呈指数递增的多级采样通道。其中，采样通道可以包括同步时钟模块、采样模块和环形缓存，同步时钟模块和环形缓存分别与采样模块连接。同步时钟模块可以用于根据其所在采样通道的同步脉冲周期，产生同步脉冲并向采样模块输出同步脉冲；采样模块可以用于在接收到同步脉冲之后根据预设采样间隔依次对输入信号进行采样并将各采样值存储至环形缓存。而相关运算器可以用于获取环形缓存中存储的采样值，并根据采样值对输入信号进行自相关运算或互相关运算。

[0026] 采样通道的同步脉冲周期可以表征输入信号的延时时间tau，各级采样通道的同步脉冲周期呈指数递增，则各同步脉冲周期所表征的延时时间tau也呈指数递增。由于延时时间tau呈指数递增，因此可以在数字相关器中设置少量的采样通道，利用这些少量的采样通道就能够覆盖较大的延时范围，从而降低运算量。例如，对于16级采样通道而言，若各级采样通道的同步脉冲周期依次是1t0、2t0、4t0…65536t0，则这16级采样通道能够覆盖的延时范围为0t0至65536t0，只需要在数字相关器中设置16级采样通道即可覆盖该延时范围，t0表示预设的延时单位。可见，在本实施方案中基于多级采样通道这种结构，能够显著降低相关运算的运算量。

[0027] 而在每一级采样通道中，采样模块可以根据预设采样间隔依次对输入信号进行采样，这个预设采样间隔是每两个相邻的采样值之间的时间间隔，也就是说每两个相邻的采样值之间的时间间隔都是这个预设采样间隔，即都是固定不变的。因此，相对于在接收到同步脉冲之后的首个采样值而言，后续每个采样值与该首个采样值之间的时间间隔是呈线性递增的，因而后续每个采样值与该首个采样值之间的时间间隔也可以表征输入信号的延时时间tau，这就相当于是在每一级采样通道的信号采样中再插入多个线性递增的延时时间tau进行采样，这样每一级采样通道得到的每一级相关值序列将会包含多个相关值序列，这些相关值序列的延时时间tau按照线性递增。每一级相关值序列包含的相关值序列越多，则其包含的输入信号的细节信息也就会越多，相关运算结果的精度也就越高。在本实施方案中各级采样通道中环形缓存的缓存长度可以相同，也可以不同，缓存长度越长则可以存储的采样值也就越多，从而使得相关值序列所包含的输入信号的细节信息也就越多。可见，在本实施方案中基于采样模块与环形缓存构成的这种组合结构，通过二者相互配合，能够改变每一级相关值序列包含的输入信号的细节信息，也就相当于改变了相关运算结果的精度。

[0036] 下面参照附图来描述本实用新型的一些实施方式。本领域技术人员应当理解的是，这些实施方式仅仅用于解释本实用新型的技术原理，并非旨在限制本实用新型的保护范围。

[0037] 参阅附图1，图1是根据本实用新型的一个实施例的数字相关器的主要结构示意图。如图1所示，本实用新型实施例中的数字相关器主要包括相连接的采样器和相关运算器，下面分别对二者进行说明。

[0038] 一、采样器

[0039] 在本实施例中采样器可以包括各级采样通道的同步脉冲周期呈指数递增的多级采样通道。在多级采样通道中各级采样通道具有不同的同步脉冲周期且这些同步脉冲周期呈指数递增。例如，在k+1级采样通道中第0级、第1级......第k级采样通道的同步脉冲周期0 1 k
可以依次是τ0*2、τ0*2……τ0*2，τ0可以表示预设初始周期。采样通道可以利用同步脉冲周期产生同步脉冲，进而根据同步脉冲对输入信号进行采样，这部分内容会在后续对采样通道的具体说明中再作详细介绍。

[0040] 在本实施例中各级采样通道均可以包括同步时钟模块、采样模块和环形缓存(Ring Buffer)，同步时钟模块和环形缓存分别与采样模块连接。下面分别对同步时钟模块、采样模块和环形缓存进行说明。

[0041] 1、同步时钟模块

[0042] 在本实施例中同步时钟模块可以用于根据其所在采样通道的同步脉冲周期，产生同步脉冲并向采样模块输出这个同步脉冲。具体地，同步时钟模块可以产生周期为上述同步脉冲周期的同步脉冲。

[0043] 在一些实施方式中，数字相关器还可以包括参考时钟、锁相环和多路分频器，可以分别利用每一路分频器来构建每一级采样通道中的同步时钟模块。其中，参考时钟用于向锁相环输出参考时钟信号，锁相环可以用于调整(比如增大)参考时钟信号的频率，产生锁相环时钟信号并将该锁相环时钟信号输出至多路分频器，每一路分频器可以分别基于锁相环时钟信号产生不同周期的同步脉冲。

[0044] 2、采样模块

[0045] 在本实施例中采样模块可以用于在接收到同步脉冲之后根据预设采样间隔依次对输入信号进行采样并将各采样值存储至环形缓存。

[0046] 具体地，采样模块在每接收到一个同步脉冲之后就可以对输入信号进行采样。由于采样模块是在接收到同步脉冲之后进行采样，因此这个同步脉冲的脉冲周期实际上可以表示采样模块对应的输入信号的延时时间tau。而这个同步脉冲的脉冲周期与采样通道的同步脉冲周期相同，因此也可以理解成采样通道的同步脉冲周期表示采样通道对应的延时时间tau。由于各级采样通道的同步脉冲周期呈指数递增，因此各级采样通道对应的延时时间tau也呈指数递增，基于此可以利用较少的延时时间tau进行自相关或互相关运算，就能够覆盖较大的延时范围完成对这个较大延时范围的自相关或互相关运算，从而能够显著降低针对较大延时范围的运算量。也就是说，在本实施例可以用较少的采样通道覆盖较大的延时范围，达到降低运算量的目的。

[0047] 进一步，采样模块在接收到同步脉冲之后是根据预设采样间隔依次对输入信号进行采样，而这个预设采样间隔是每两个相邻的采样值之间的时间间隔，也就是说每两个相邻的采样值之间的时间间隔都是这个预设采样间隔，是固定不变的。因此，相对于在接收到同步脉冲之后的首个采样值而言，后续每个采样值与该首个采样值之间的时间间隔是呈线性递增的，因而后续每个采样值与该首个采样值之间的时间间隔也可以表征输入信号的延时时间tau。基于此，可以确定每一级采样通道对应的延时时间tau是由采样通道的同步脉冲周期与上述预设采样间隔共同决定的。例如，第k级采样通道对应的第n个延时时间tau可k k以为τ0*2*n，其中预设采样间隔是τ0*2。

[0048] 对于每一级采样通道而言，采样值越多，则表明这一级采样通道的采样结果所包含的输入信号的细节信息也就会越多，同时利用这一级采样通道的采样结果进行自相关或互相关运算得到的运算结果的密度也会越高，从而使得运算结果具备较高的运算精度。基于此，本领域技术人员可以根据对不同延时时间tau的运算精度的需求，灵活地调整不同级采样通道得到的采样值的数量。具体地，可以改变数字相关器中环形缓存的缓存长度，来调整采样值的数量。

[0049] 在一些实施方式中，输入信号可以为脉冲信号，在此情况下可以利用计数器来构建采样模块，计数器可以在同步时钟模块产生的同步脉冲的控制下对脉冲信号(即输入信号)进行计数，计数器还可以在该同步脉冲的触发下读取计数值并清零计数值，同时将读取到的计数值存储至环形缓存。其中，计数值也就是对脉冲信号(即输入信号)进行采样的采样值。

[0050] 3、环形缓存

[0051] 环形缓存可以采用计算机技术领域中常规的环形缓存。

[0052] 二、相关运算器

[0053] 在本实施例中相关运算器可以用于获取环形缓存中存储的采样值，并根据采样值对输入信号进行自相关运算或互相关运算。

[0054] 具体地，若输入至数字相关器进行采样的输入信号是同一个输入信号，则采样器在对输入信号进行采样之后，相关运算器可以根据采样值对输入信号进行自相关运算，即上述同一个输入信号与其自身之间的相关运算。若输入至数字相关器进行采样的输入信号是两个不同的输入信号，则采样器在对这两个输入信号进行采样之后，相关运算器可以根据采样值对这两个输入信号进行互相关运算，即上述两个输入信号之间的相关运算。

[0055] 需要说明的是，在本实施例中可以采用相关器技术领域中常规的能够进行自相关运算或互相关运算的相关运算器，也可以采用电子器件技术领域中常规的电子器件构建相关运算器，只要使其可以获取环形缓存中存储的采样值，并根据采样值对输入信号进行自相关运算或互相关运算即可。本实用新型实施例不对相关运算器所采用器件的类型和型号作具体限定。此外，本领域技术人员也可以采用数据处理技术领域中常规的实现方法如软件方法配置相关运算器实现相应的功能，本实用新型实施例不对上述功能的实现方法作具体限定。例如，相关运算器可以包括相互连接的加法器和乘法器，其中，乘法器用于实现相关运算中乘法的运算，加法器用于实现相关运算中加法的运算，二者相互配合完成相关运算。

[0056] 还需要说明的是，自相关运算与互相关运算的运算方法均为数字信号处理技术领域中常规的方法，本实用新型实施例不对相关运算器实现自相关运算与互相关运算的运算方法或运算过程作具体限定，只要相关运算器可以根据采样值对输入信号进行自相关运算或互相关运算即可。

[0057] 基于上述实施例所述的数字相关器，可以用较少的采样通道覆盖较大的延时范围，降低针对较大延时范围进行自相关运算或互相关运算的运算量。同时，还可以通过改变环形缓存的缓存长度灵活地配置不同采样通道得到的采样值的数量，来调整针对不同延时时间tau进行自相关运算或互相关运算的运算精度，以满足不同应用场景对运算精度的需求。

[0058] 在根据本实用新型实施例的一个应用场景中，输入信号可以是在动态光散射中由散射光子经光电变换以及信号处理后产生的脉冲信号，通过本实用新型实施例提供的数字相关器对该脉冲信号进行自相关运算，进而再根据自相关运算的结果反演运算出纳米粒子粒径的分布特征。

[0059] 下面对采样器作进一步说明。

[0060] 首先对采样器中的采样通道作进一步说明。

[0061] 在一些实施方式中，采样通道可以包括一个环形缓存。相应地，采样通道中的采样模块还可以用于在接收到同步脉冲之后根据预设采样间隔依次对同一个输入信号进行采样并将各采样值存储至环形缓存。如图2所示，以第0级采样通道为例，该采样通道包括一个0
环形缓存0，采样模块0可以根据同步时钟模块提供的脉冲周期为τ0*2的同步脉冲，对输入信号进行采样，将采样得到的采样值存储至环形缓存0中。

[0062] 进一步，在本实施方式中，相关运算器还可以用于获取环形缓存中存储的采样值，并根据采样值对同一个输入信号进行自相关运算。

[0063] 在一些实施方式中，相关运算器可以包括两个获取单元和一个运算单元。一个获取单元可以获取采样通道中环形缓存最新存储的采样值，另一个获取单元可以获取在最新存储的采样值之前存储的各历史采样值，运算单元可以根据最新存储的采样值与各历史采样值，对同一个输入信号进行自相关运算。

[0064] 需要说明的是，本领域技术人员可以采用电子器件技术领域中常规的电子器件构建上述相关运算器，只要使得相关运算器可以获取采样通道中环形缓存最新存储的采样值，以及在最新存储的采样值之前存储的各历史采样值，根据最新存储的采样值与各历史采样值，对同一个输入信号进行自相关运算即可。本实用新型实施例不对上述相关运算器所采用器件的类型和型号作具体限定。此外，本领域技术人员也可以采用数据处理技术领域中常规的实现方法如软件方法配置上述相关运算器中的各单元实现各自的功能，同时采用常规的实现方法如软件方法配置各单元之间进行信息交互，从而使得上述相关运算器可以实现上述功能。本实用新型实施例不对上述各单元的功能实现方法，各单元之间进行信息交互的实现方法作具体限定。例如，运算单元可以包括相互连接的加法器和乘法器，乘法器分别与两个获取单元连接。其中，乘法器用于实现相关运算中乘法的运算，加法器用于实现相关运算中加法的运算，二者相互配合完成相关运算。

[0065] 还需要说明的是，上述相关运算器中各单元的设定仅仅是为了说明上述相关运算器的功能单元，这些单元对应的物理器件可以是电子器件或处理器本身，或者电子器件或处理器中软件的一部分，硬件的一部分，或者软件和硬件结合的一部分。

[0066] 下面仍然以图2所示的第0级采样通道为例，对自相关运算的过程进行说明。

[0067] 假设在收到第1个同步脉冲之后根据预设采样间隔对输入信号进行n次采样得到的采样值分别是S11...S1n。

[0068] 在接收到第2个同步脉冲之后：

[0069] (1)当根据预设采样间隔对输入信号进行第1次采样得到的采样值S21时，将采样值S21作为最新存储的采样值存储到环形缓存中，然后将S21分别与S12...S1n相乘并将相乘的结果分别作为延时时间τ1…τn对应的第一自相关值。其中，由于环形缓存的存储方式是先进先出，因此，S11被删除并在删除后存入S21。

[0070] (2)当根据预设采样间隔对输入信号进行第2次采样得到的采样值S22时，将采样值S22作为最新存储的采样值存储到环形缓存中，然后将S22分别与S13...S1n、S21相乘并将相乘的结果分别与延时时间τ1…τn的第一自相关值相加，将各相加的结果分别作为延时时间τ1…τn的第二自相关值。其中，由于环形缓存的存储方式是先进先出，因此，S12被删除并在删除后存入S22。

[0071] (3)当根据预设采样间隔对输入信号进行第3次采样得到的采样值S23时，将采样值S23作为最新存储的采样值存储到环形缓存中，然后将S23分别与S14...S1n、S21、S22相乘并将相乘的结果分别与延时时间v1…τn的第二自相关值相加，将各相加的结果分别作为延时时间τ1…τn的新的第二自相关值。其中，由于环形缓存的存储方式是先进先出，因此，S13被删除并在删除后存入S23。

[0072] (4)根据预设采样间隔对输入信号进行第4至n次采样的运算过程与上述第3次采样的运算过程类似，不再赘述。

[0073] 在一些实施方式中，采样通道可以包括两个环形缓存。相应地，采样通道中的采样模块还可以用于在接收到同步脉冲之后根据预设采样间隔分别依次对两个输入信号进行采样，并将这两个输入信号的采样值分别存储至不同的环形缓存。这两个输入信号可以相同，也可以不同。如图3所示，仍然以第0级采样通道为例，该采样通道包括环形缓存01和环0
形缓存02共两个环形缓存。采样模块01根据同步时钟模块输出的脉冲周期为τ0*2的同步脉冲，对第一路输入信号进行采样，将采样得到的采样值存储至环形缓存01中。采样模块02也根据上述同步脉冲，对第二路输入信号进行采样，将采样得到的采样值存储至环形缓存02中。

[0074] 进一步，在本实施方式中，相关运算器还可以用于分别获取两个环形缓存中存储的采样值，并根据两个环形缓存中存储的采样值对两个输入信号进行自相关运算或互相关运算。

[0075] 在一些实施方式中，相关运算器可以包括两个获取单元和一个运算单元。一个获取单元可以获取采样通道中一个环形缓存最新存储的采样值，另一个获取单元可以获取在最新存储的采样值之前另一个环形缓存存储的各历史采样值，运算单元可以根据最新存储的采样值与各历史采样值，对两个输入信号进行自相关运算或互相关运算。其中，若两个输入信号是相同的，则可以完成对这两个输入信号的自相关运算；若这两个输入信号不同，则可以完成互相关运算。

[0076] 需要说明的是，本领域技术人员可以采用电子器件技术领域中常规的电子器件构建上述相关运算器，只要使得相关运算器可以获取采样通道中一个环形缓存最新存储的采样值，以及在最新存储的采样值之前另一个环形缓存存储的各历史采样值。并且，根据最新存储的采样值与各历史采样值，对两个输入信号进行自相关运算或互相关运算即可。本实用新型实施例不对上述相关运算器所采用器件的类型和型号作具体限定。此外，本领域技术人员也可以采用数据处理技术领域中常规的实现方法如软件方法配置上述相关运算器中的各单元实现各自的功能，同时采用常规的实现方法如软件方法配置各单元之间进行信息交互，从而使得上述相关运算器可以实现上述功能。本实用新型实施例不对上述各单元的功能实现方法，各单元之间进行信息交互的实现方法作具体限定。例如，运算单元可以包括相互连接的加法器和乘法器，乘法器分别与两个获取单元连接。其中，乘法器用于实现相关运算中乘法的运算，加法器用于实现相关运算中加法的运算，二者相互配合完成相关运算。

[0077] 还需要说明的是，上述相关运算器中各单元的设定仅仅是为了说明上述相关运算器的功能单元，这些单元对应的物理器件可以是电子器件或处理器本身，或者电子器件或处理器中软件的一部分，硬件的一部分，或者软件和硬件结合的一部分。

[0078] 下面仍然以图3所示第0级采样通道为例，对互相关运算的过程进行说明，其中，第一、第二路输入信号是不同信号。

[0079] 假设在收到第1个同步脉冲之后根据预设采样间隔对第一路输入信号进行n次采样得到的采样值分别是A11...A1n并将A11...A1n存储至环形缓存01，同时也对第二路输入信号进行n次采样得到的采样值分别是B11...B1n并将B11...B1n存储至环形缓存02。

[0080] 在接收到第2个同步脉冲之后：

[0081] (1)当根据预设采样间隔对第一、第二路输入信号进行第1次采样得到的采样值A21和B21时，分别将采样值A21和B21作为最新存储的采样值存储到环形缓存01和02中，然后将A21分别与B12...B1n、B21相乘并将相乘的结果分别作为延时时间τ1…τn的第一互相关值。其中，由于环形缓存的存储方式是先进先出，因此，B11被删除并在删除后存入B21。

[0082] (2)当根据预设采样间隔对第一、第二路输入信号进行第2次采样得到的采样值A22和B22时，分别将采样值A22和B22作为最新存储的采样值存储到环形缓存01和02中，然后将A22分别与B13...B1n、B21、B22相乘并将相乘的结果分别作为延时时间τ1…τn的第二互相关值。其中，由于环形缓存的存储方式是先进先出，因此，B12被删除并在删除后存入B22。

[0083] (3)当根据预设采样间隔对第一、第二路输入信号进行第3次采样得到的采样值A23和B23时，分别将采样值A23和B23作为最新存储的采样值存储到环形缓存01和02中，然后将A23分别与B14...B1n、B21、B22、B23相乘并将相乘的结果分别作为延时时间τ1…τn新的第二互相关值。其中，由于环形缓存的存储方式是先进先出，因此，B13被删除并在删除后存入B23。

[0084] (4)根据预设采样间隔对输入信号进行第4至n次采样的运算过程与上述第3次采样的运算过程类似，不再赘述。

[0085] 以上是对采样器中的采样通道的说明，下面继续对采样器和相关运算器作进一步说明。

[0086] 在一些实施方式中，采样器可以包括由至少一个第一通道组和至少一个第二通道组构成的多级采样通道，或者也可以包括由多个第二通道组构成的多级采样通道，或者也可以包括由至少一个第二通道组构成的多级采样通道。其中，第一通道组可以包括一级采样通道，第二通道组可以包括多级采样通道。

[0087] 在本实施方式中，第一通道组中采样通道的同步脉冲周期小于第二通道组中采样通道的同步脉冲周期。也就是说，第一通道组中采样通道对应的延时时间tau要小于第二通道组中采样通道的对应的延时时间tau。由于第一通道组中采样通道对应的延时时间tau比较小，留给对这个延时时间tau进行自相关或互相关运算的运算时间也会比较短，因此，为了能够及时且可靠地完成自相关或互相关运算，可以设定第一通道组中的采样通道采用较快的运算时钟。相应地，由于第二通道组中采样通道对应的延时时间tau比较大，留给对这个延时时间tau进行自相关或互相关运算的运算时间也会比较长，因此可以设定采样通道采用较慢的运算时钟。

[0088] 下面以包含11级的多级采样通道为例进行简单说明。

[0089] 在一些实施方式中，多级采样通道可以是由11个第一通道组构成的11级的多级采样通道。

[0090] 在一些实施方式中，多级采样通道可以是由3个第一通道组和2个第二通道组构成的11级的多级采样通道。其中，3个第一通道组中的采样通道分别构成第0至2级采样通道；一个第二通道组包括4级采样通道，这4级采样通道分别构成第3至6级采样通道；另一个第二通道组也包括4级采样通道，这4级采样通道分别构成第7至10级采样通道。

[0091] 在一些实施方式中，多级采样通道可以是由1个第一通道组和3个第二通道组构成的11级的多级采样通道。其中，1个第一通道组中的采样通道构成第0级采样通道；第1个第二通道组包括3级采样通道，这3级采样通道分别构成第1至3级采样通道；第2个第二通道组也包括3级采样通道，这3级采样通道分别构成第4至6级采样通道；第3个第二通道组包括4级采样通道，这4级采样通道分别构成第7至10级采样通道。

[0092] 在一些实施方式中，多级采样通道可以是由3个第二通道组构成的11级的多级采样通道。其中，第1个第二通道组包括4级采样通道，这4级采样通道分别构成第0至3级采样通道；第2个第二通道组包括3级采样通道，这3级采样通道分别构成第4至6级采样通道；第3个第二通道组包括4级采样通道，这4级采样通道分别构成第7至10级采样通道。

[0093] 进一步，在一些实施方式中，相关运算器可以包括第一运算模块和第二运算模块。在本实施方式中，每个第一通道组分别与一个不同的第一运算模块连接，每个第二通道组分别与一个不同的第二运算模块连接。下面分别对第一运算模块和第二运算模块进行说明。

[0094] 1、第一运算模块

[0095] 在本实施方式中，第一运算模块可以用于获取第一通道组中采样通道的环形缓存中存储的采样值，并根据采样值对输入信号进行自相关运算或互相关运算。

[0096] 参阅附图4，以图2所示的第0级采样通道为例，可以将第0级采样通道与第一运算模块连接，使得第一运算模块可以从第0级采样通道的环形缓存0中获取采样值并进行自相关运算。

[0097] 需要说明的是，在本实施例中可以采用数字信号处理技术领域中常规的能够进行自相关运算或互相关运算的器件作为第一运算模块，也可以采用电子器件技术领域中常规的电子器件构建第一运算模块，只要使其可以获取第一通道组中采样通道的环形缓存中存储的采样值，并根据采样值对输入信号进行自相关运算或互相关运算即可。本实用新型实施例不对第一运算模块所采用器件的类型和型号作具体限定。此外，本领域技术人员也可以采用数据处理技术领域中常规的实现方法如软件方法配置第一运算模块实现相应的功能，本实用新型实施例不对上述功能的实现方法作具体限定。例如，第一运算模块可以包括相互连接的加法器和乘法器。其中，乘法器用于实现相关运算中乘法的运算，加法器用于实现相关运算中加法的运算，二者相互配合完成相关运算。

[0098] 还需要说明的是，自相关运算与互相关运算的运算方法均为数字信号处理技术领域中常规的方法，本实用新型实施例不对第一运算模块实现自相关运算与互相关运算的运算方法或运算过程作具体限定，只要相关运算器可以根据采样值对输入信号进行自相关运算或互相关运算即可。

[0099] 继续参阅附图5，在一些实施方式中，第一运算模块可以包括乘加器，乘加器可以用于根据从环形缓存中获取的采样值对输入信号进行自相关运算。此外，在一些实施方式中，在通过乘加器对最新存储的采样值与在最新存储的采样值之前存储的各历史采样值进行自相关运算时，可以通过图7所示的流水线控制器控制乘加器从环形缓存中逐一地获取各历史采样值，并逐一地根据各历史采样值进行自相关运算。

[0100] 例如，参见前述相关运算器实施例中的例子，在将采样值S22作为最新存储的采样值存储到环形缓存之后，流水线控制器可以控制乘加器先获取第1个历史采样值S13，将采样值S22与这个历史采样值S13相乘，将相乘的结果与延时时间τ1的第一自相关值相加；然后，流水线控制器可以控制乘加器再获取第2个历史采样值S14，将采样值S22与这个历史采样值S14相乘，将相乘的结果与延时时间τ2的第一自相关值相加。其余历史采样值的处理过程与上述处理过程类似，不再赘述。需要说明的是，本领域技术人员可以采用电子器件技术领域中常规的电子器件构建流水线控制器，只要使得流水线控制器可以实现上述功能即可。本实用新型实施例不对流水线控制器所采用器件的类型和型号作具体限定。此外，本领域技术人员也可以采用数据处理技术领域中常规的实现方法如软件方法配置流水线控制器实现其功能，本实用新型实施例不对上述功能的实现方法作具体限定。

[0101] 2、第二运算模块

[0102] 在本实施方式中，第二运算模块可以用于获取第二通道组中采样通道的环形缓存中存储的采样值，并根据采样值对输入信号进行自相关运算或互相关运算。

[0103] 在本实施方式中，各第二通道组与各第二运算模块一一对应，由于第二通道组包括了多级采样通道，因此，通过这种方式可以使第二通道组的全部采样通道共用同一个第二运算模块，相比于每一级采样通道分别采用不同的第二运算模块，这种方式能够极大地减少第二运算模块的数量。

[0104] 参阅附图6，第二通道组包括m+1级采样通道，分别是第k至k+m级采样通道，可以将第k至k+m级采样通道全部与同一个第二运算模块连接，使得这个第二运算模块可以分别从第k至k+m级采样通道的环形缓存中获取采样值并进行自相关运算。

[0105] 需要说明的是，在本实施例中可以采用数字信号处理技术领域中常规的能够进行自相关运算或互相关运算的器件作为第二运算模块，也可以采用电子器件技术领域中常规的电子器件构建第二运算模块，只要使其可以获取第二通道组中采样通道的环形缓存中存储的采样值，并根据采样值对输入信号进行自相关运算或互相关运算即可。本实用新型实施例不对第二运算模块所采用器件的类型和型号作具体限定。此外，本领域技术人员也可以采用数据处理技术领域中常规的实现方法如软件方法配置第二运算模块实现相应的功能，本实用新型实施例不对上述功能的实现方法作具体限定。例如，第二运算模块可以包括相互连接的加法器和乘法器。其中，乘法器用于实现相关运算中乘法的运算，加法器用于实现相关运算中加法的运算，二者相互配合完成相关运算。

[0106] 还需要说明的是，自相关运算与互相关运算的运算方法均为数字信号处理技术领域中常规的方法，本实用新型实施例不对第二运算模块实现自相关运算与互相关运算的运算方法或运算过程作具体限定，只要相关运算器可以根据采样值对输入信号进行自相关运算或互相关运算即可。

[0107] 进一步，在一些实施方式中，每个第二通道组中的各级采样通道可以分别与所要连接的第二运算模块依次串行连接。通过这种连接方式，可以使第二通道组连接的第二运算模块能够依次地根据第二通道组中各级采样通道的采样值，对输入信号进行自相关运算或互相关运算。

[0108] 如图7所示，第二通道组包括m+1级采样通道，分别是第k至k+m级采样通道，可以将k至k+m级采样通道与第二运算模块(该第二运算模块包括图7示出的乘加器)依次串行连接，这个第二运算模块依次根据第k至k+m级采样通道的采样值，对输入信号进行自相关运算。

[0109] 进一步，在根据本实用新型提供的数字相关器的实施例中，数字相关器还可以包括人机交互模块，人机交互模块可以用于接收外部指令，并根据外部指令调整外部指令选择的采样通道中环形缓存的缓存长度。调整缓存长度可以是增大缓存长度，也可以是减小缓存长度，其中增大缓存长度则可以增加采样值的存储量，减小缓存长度可以减少采样值的存储量。根据前述实施例可知，对于每一级采样通道而言，采样值越多，则表明这一级采样通道的采样结果所包含的输入信号的细节信息也就会越多。因此，增大缓存长度可以增加上述采样结果包含的细节信息，减小缓存长度可以减少上述采样结果包含的细节信息。基于此，本领域技术人员可以根据对细节信息的实际需求灵活地增大或减小缓存长度。

[0110] 在一些实施方式中，除了可以根据外部指令调整外部指令选择的采样通道中环形缓存的缓存长度，也可以调整这个被选择采样通道之前至少一级其他采样通道中环形缓存的缓存长度。

[0111] 基于上述实施例所述的数字相关器，可以使数字相关处理的实现具备低功耗、高时序裕度和资源消耗低的有益效果。

[0112] 具体而言，第一通道组中的采样通道采用较快的运算时钟，第二通道组中的采样通道可以采用较慢的运算时钟，相比于较快的运算时钟，较慢的运算时钟会产生比较少的功耗。此外，在采用较慢的运算时钟的情况下，可以在第二通道组中设置尽可能多的采样通道，这样在整个多级采集通道的架构中可以使大部分采集通道采用较慢的运算时钟，少部分采集通道采用较快的运算时钟，从而整体上减少整个多级采集通道产生的功耗，实现低功耗的技术效果。

[0113] 同时，由于第二通道组中的采样通道可以采用较慢的运算时钟，留给自相关或互相关运算的运算时间也会比较长，因此在根据第二通道组的采样值进行自相关或互相关运算时会具备较高的时序裕度，而在高时序裕度的情况下可以准确且可靠地完成对各级采样通道的采样值的相关运算。

[0114] 另外，第二通道组中的各采样通道共用同一个第二运算模块，这能够极大地减少第二运算模块的数量，从而减少了对资源的消耗。

[0115] 至此，已经结合附图所示的一个实施方式描述了本实用新型的技术方案，但是，本领域技术人员容易理解的是，本实用新型的保护范围显然不局限于这些具体实施方式。在不偏离本实用新型的原理的前提下，本领域技术人员可以对相关技术特征作出等同的更改或替换，这些更改或替换之后的技术方案都将落入本实用新型的保护范围之内。