[0001] 本实用新型涉及电子电路技术领域，尤其涉及一种JTAG菊花链拓扑结构和JTAG调试系统。

[0002] JTAG(JointTestActionGroup,联合测试工作组)接口，常用于实现边界扫描，在线调试和固化固件功能。

[0003] 常规的JTAG菊花链一对多拓扑结构应用于板内多控制设备。一旦涉及到板间，各个板卡会独立设计JTAG接口，级联调试时外部设备需要挂多个JTAG设备盒，特别对于主卡级联多块子卡结构的设计，在外部设备结构需要预留多个调试接口，多个调试接口也需内部将多个JTAG传输线飞线到结构面板上，造成硬件系统的设备外形空间占用大，工艺复杂的现象。实用新型内容

[0004] 本实用新型提供了一种JTAG菊花链拓扑结构和JTAG调试系统，以解决现有技术中多板卡级联间多JTAG调试接口的设计问题，降低了硬件系统的设备外形空间的使用并且降低了工艺复杂度，提高设备可靠性。

[0005] 第一方面，本实用新型提供了一种JTAG菊花链拓扑结构，适用于主板卡与至少一个子板卡的级联，每一板卡上均设置有JTAG调试接口和逻辑控制模块；逻辑控制模块用于根据JTAG调试接口输出的测试数据进行JTAG调试；JTAG菊花链拓扑结构包括：连接器模块，连接器模块包括与每一板卡对应连接的板卡连接器，主板卡的板卡连接器与子板卡的板卡连接器可插拔连接；至少一个开关模块，开关模块连接于主板卡的JTAG调试接口和主板卡的逻辑控制模块之间，开关模块的控制端与主板卡的板卡连接器连接，开关模块用于根据主板卡的板卡连接器与子板卡的板卡连接器之间的连接状态，切换测试数据在主板卡和/或子板卡中的传输路径。

[0006] 可选地，调试工作模式包括第一工作模式，在第一工作模式下，主板卡的板卡连接器与子板卡的板卡连接器处于连接状态；其中，主板卡的JTAG调试接口与主板卡的板卡连接器的输入端连接，主板卡的板卡连接器的控制端与开关模块的控制端连接，主板卡的板卡连接器的输出端与子板卡的板卡连接器的输入端连接，子板卡的板卡连接器的输出端与子板卡的逻辑控制模块的输入端对应连接，子板卡的逻辑控制模块的输出端依次通过子板卡的板卡连接器和主板卡的板卡连接器与主板卡的逻辑控制模块的输入端连接，主板卡的逻辑控制模块的输出端与主板卡的JTAG调试接口连接。

[0007] 可选地，调试工作模式还包括第二工作模式，在第二工作模式下，主板卡的板卡连接器与子板卡的板卡连接器处于非连接状态；其中，主板卡的JTAG调试接口通过开关模块与主板卡的逻辑控制模块连接，子板卡的JTAG调试接口与子板卡的逻辑控制模块连接。

[0008] 可选地，在主板卡的JTAG调试接口与主板卡的逻辑控制模块的连接路径上还包括第一缓冲器；第一缓冲器的第一输入端和第二输入端均与主板卡的JIAG调试接口的第一引脚连接，第一缓冲器的第一输出端与主板卡的逻辑控制模块的第一控制端连接，第一缓冲器的第二输出端与主板卡的板卡连接器的第一输入端连接；第一缓冲器的第三输入端和第四输入端均与主板卡的JIAG调试接口的第二引脚连接，第一缓冲器的第三输出端与主板卡的逻辑控制模块的第二控制端连接，第一缓冲器的第四输出端与主板卡的板卡连接器的第二输入端连接；第一缓冲器的第五输入端和第六输入端均与主板卡的JIAG调试接口的第三引脚连接，第一缓冲器的第五输出端与开关模块的输入端连接，第一缓冲器的第六输出端与主板卡的板卡连接器的第三输入端连接，开关模块的输出端与主板卡的逻辑控制模块的输入端连接；第一缓冲器的第七输入端与主板卡的逻辑控制模块的输出端连接，第一缓冲器的第七输出端与主板卡的JIAG调试接口的第四引脚连接；其中，在第一工作模式下，主板卡的板卡连接器的第一输出端、第二输出端和第三输出端分别与子板卡的板卡连接器的第一输入端、第二输入端和第三输入端一一对应连接，主板卡的板卡连接器的第四输入端与子板卡的板卡连接器的第四输出端连接，主板卡的板卡连接器的第四输出端与主板卡的逻辑控制模块的输入端连接。

[0009] 可选地，在第一缓冲器与主板卡的逻辑控制模块的连接路径上还包括第一电压转换器；第一电压转换器的第一输入端与第一缓冲器的第一输出端连接，第一电压转换器的第二输入端与第一缓冲器的第三输出端连接，第一电压转换器的第三输入端与开关模块的输出端、以及主板卡的板卡连接器的第四输出端连接，第一电压转换器的第一输出端、第二输出端和第三输出端分别与主板卡的逻辑控制模块的第一控制端、第二控制端和输入端连接。可选地，在第一缓冲器与主板卡的逻辑控制模块的连接路径上还包括第二电压转换器；第二电压转换器的输入端与主板卡的逻辑控制模块的输出端连接，第二电压转换器的输出端与第一缓冲器的第七输入端连接。

[0010] 可选地，在子板卡的板卡连接器与子板卡的逻辑控制模块的连接路径上还包括第二缓冲器；第二缓冲器的第一输入端与子板卡的JIAG调试接口的第一引脚、以及子板卡的板卡连接器的第一输出端连接，第二缓冲器的第一输出端与子板卡的逻辑控制模块的第一控制端连接；第二缓冲器的第二输入端与子板卡的JIAG调试接口的第二引脚、以及子板卡的板卡连接器的第二输出端连接，第二缓冲器的第二输出端与子板卡的逻辑控制模块的第二控制端连接；第二缓冲器的第三输入端与子板卡的JIAG调试接口的第三引脚、以及子板卡的板卡连接器的第三输出端连接，第二缓冲器的第三输出端与子板卡的逻辑控制模块的输入端连接，子板卡的逻辑控制模块的输出端分别与子板卡的板卡连接器的第四输出端以及与子板卡的JIAG调试接口的第四引脚连接。

[0011] 可选地，至少一个开关模块包括开关单元和第一电阻；开关单元连接于主板卡的JTAG调试接口和主板卡的逻辑控制模块之间，开关单元的控制端作为开关模块的控制端；第一电阻的第一端与开关单元的控制端连接，第一电阻的第二端接入电源。

[0012] 可选地，还包括第二电阻；第二电阻的第一端与子板卡的板卡连接器的控制端连接，第二电阻的第二端接地，其中，子板卡的板卡连接器的控制端用于连接主板卡的板卡连接器的控制端。

[0013] 第二方面，本实用新型实施例提供了一种JTAG调试系统，包括上述任意实施例提供的JTAG菊花链拓扑结构。

[0014] 本实用新型实施例的菊花链拓扑结构，适用于主板卡与至少一个子板卡的级联，每一板卡上均设置有JTAG调试接口和逻辑控制模块；逻辑控制模块用于根据JTAG调试接口输出的测试数据进行JTAG调试；JTAG菊花链拓扑结构包括：连接器模块和至少一个开关模块，连接器模块包括与每一板卡对应连接的板卡连接器，通过将主板卡的板卡连接器与子板卡的板卡连接器设置为可插拔连接的形式，在主板卡的板卡连接器与子板卡的板卡连接器处于连接状态时，开关模块关断，测试数据通过主板卡的板卡连接器以及子板卡的板卡连接器，传输至子板卡的逻辑控制模块，子板卡的逻辑控制模块的输出端输出的测试数据传输至主板卡的逻辑控制模块的输入端，即该菊花链拓扑结构在多板卡级联时，可以将主板卡的测试数据传输至子板卡再返回至主板卡，因此外部设备上只需设置一个JTAG设备盒，并将调试信号通过主板卡的JTAG调试接口传输至各个子板卡，从而实现对主板卡以及多个子板卡的调试，可以解决多板卡级联间多JTAG调试接口的设计问题，降低了外部设备外形空间的使用并且降低了工艺复杂度，提高设备可靠性。

[0015] 应当理解，本部分所描述的内容并非旨在标识本实用新型的实施例的关键或重要特征，也不用于限制本实用新型的范围。本实用新型的其它特征将通过以下的说明书而变得容易理解。

[0022] 为了使本技术领域的人员更好地理解本实用新型方案，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分的实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本实用新型保护的范围。

[0023] 需要说明的是，本实用新型的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本实用新型的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。

[0024] 图1为本实用新型实施例提供的一种JTAG菊花链拓扑结构的结构示意图，本实施例可适用于主板卡A与至少一个子板卡B的级联的情况，如图1所示，每一板卡上均设置有JTAG调试接口10和逻辑控制模块20；逻辑控制模块20用于根据JTAG调试接口10输出的测试数据进行JTAG调试；JTAG菊花链拓扑结构包括：

[0025] 连接器模块30，连接器模块30包括与每一板卡对应连接的板卡连接器301，主板卡A的板卡连接器301与子板卡B的板卡连接器301可插拔连接；

[0026] 至少一个开关模块40，开关模块40连接于主板卡A的JTAG调试接口10和主板卡A的逻辑控制模块20之间，开关模块40的控制端与主板卡A的板卡连接器301连接，开关模块40用于根据主板卡A的板卡连接器301与子板卡B的板卡连接器301之间的连接状态，切换测试数据在主板卡A和/或子板卡B中的传输路径。

[0027] 其中，主板卡A和子板卡B的JIAG调试接口均包括第一引脚TCK、第二引脚TMS、第三引脚TDI和第四引脚TDO；第一引脚TCK为测试时钟输入引脚，第二引脚TMS为测试模式选择引脚，第三引脚TDI为测试数据输入引脚，第四引脚TDO为测试数据输出引脚。

[0028] 逻辑控制模块20可以是各种微控制单元。示例性地，逻辑控制模块20可以包括单片机，还可以包括数字信号处理器(DigitalSignal Processor，DSP)或者现场可编程门阵列(FieldProgrammableGateArray，FPGA)。主板卡A和子板卡B的逻辑控制模块20的JTAG引脚均包括输入端M‑TDI、第一控制端M‑TCK、第二控制端M‑TMS和输出端M‑TDO。

[0029] 板卡连接器301均包括第一输入端、第二输入端、第三输入端、第一输出端、第二输出端和第三输出端，第一输入端、第二输入端、第三输入端分别与的第一输出端、第二输出端和第三输出端一一对应连接。其中，板卡连接器301的第一输入端和第一输出端用于传输测试时钟信号，第二输入端和第二输出端用于传输测试模式选择信号，第三输入端和第三输出端用于传输测试数据信号。

[0030] 主板卡A的JTAG调试接口10的第一引脚TCK分别与主板卡A的板卡连接器301的第一输入端以及主板卡A的逻辑控制模块20的第一控制端M‑TCK连接；主板卡A的JTAG调试接口10的第二引脚TMS分别与主板卡A的板卡连接器301的第二输入端以及主板卡A的逻辑控制模块20的第二控制端M‑TMS连接；主板卡A的JTAG调试接口10的第三引脚TDI分别与主板卡A的板卡连接器301的第三输入端以及主板卡A的逻辑控制模块20的输入端M‑TDI连接。主板卡A的逻辑控制模块20的输出端M‑TDO与主板卡A的JTAG调试接口的第四引脚TDO连接。

[0031] 子板卡B的JTAG调试接口10的第一引脚TCK分别与子板卡B的板卡连接器301的第一输入端以及子板卡B的逻辑控制模块20的第一控制端M‑TCK连接；子板卡B的JTAG调试接口10的第二引脚TMS分别与主板卡A的板卡连接器301的第二输入端以及子板卡B的逻辑控制模块20的第二控制端M‑TMS连接；子板卡B的JTAG调试接口10的第三引脚TDI分别与子板卡B的板卡连接器301的第三输入端以及子板卡B的逻辑控制模块20的输入端M‑TDI连接。子板卡B的逻辑控制模块20的输出端M‑TDO与子板卡B的JTAG调试接口的第四引脚TDO以及子板卡B的板卡连接器301除第一输入端、第二输入端和第三输入端的任一引脚连接。

[0032] 可选地，主板卡A上可以包括多个逻辑控制模块20，多个逻辑控制模块20依次串联；子板卡B上可以包括多个逻辑控制模块20，多个逻辑控制模块20依次串联。

[0033] 继续参见图1，本实用新型实施例提供的JTAG菊花链拓扑结构的工作过程具体如下：

[0034] 当主板卡A的板卡连接器301与子板卡B的板卡连接器301未连接时，即当主板卡A和子板卡B独立使用时，开关模块40处于导通状态，即开关模块40的输入端和输出端连接在一起，主板卡A的JIAG调试接口10的第三引脚TDI输入的测试数据经过开关模块40传输至主板卡A的逻辑控制模块20的输入端M‑TDI，主板卡A的JIAG调试接口10的第一引脚TCK和第二引脚TMS输入的测试时钟信号以及测试模式选择信号一一对应传输至主板卡A的第一控制端M‑TCK和第二控制端M‑TMS。子板卡B的调试接口10的第一引脚TCK、第二引脚TMS和第三引脚TDI的信号一一对应输入到子板卡B的逻辑控制模块20的第一控制端M‑TCK、第二控制端M‑TMS和输入端，即该菊花链拓扑结构在主板卡A的板卡连接器301与子板卡B的板卡连接器301未连接时，可以实现对主板卡A以及子板卡B的独立调试。

[0035] 当主板卡A的板卡连接器301与子板卡B的板卡连接器301连接时，开关模块40处于断连状态，即开关模块40的输入端和输出端未连接在一起，主板卡A的JTAG调试接口10第一引脚TCK的测试时钟信号、第二引脚TMS的测试模式选择信号和第三引脚TDI的测试输入信号通过主板卡A的板卡连接器301以及子板卡B的板卡连接器301，传输至子板卡B的逻辑控制模块20，子板卡B的逻辑控制模块20的输出端M‑TDO输出的测试数据传输至主板卡A的逻辑控制模块20的输入端，即该菊花链拓扑结构在多板卡级联时，可以将主板卡A的测试数据传输至子板卡B再返回至主板卡A，因此子板卡B可以无需设置独立的JTAG调试接口，可以解决多板卡级联间多JTAG调试接口的设计问题，降低了硬件系统的设备外形空间的使用并且降低了工艺复杂度，提高设备可靠性。

[0036] 本实用新型实施例的菊花链拓扑结构，适用于主板卡与至少一个子板卡的级联，每一板卡上均设置有JTAG调试接口和逻辑控制模块；逻辑控制模块用于根据JTAG调试接口输出的测试数据进行JTAG调试；JTAG菊花链拓扑结构包括：连接器模块和至少一个开关模块，连接器模块包括与每一板卡对应连接的板卡连接器，通过将主板卡的板卡连接器与子板卡的板卡连接器设置为可插拔连接的形式，在主板卡的板卡连接器与子板卡的板卡连接器处于连接状态时，开关模块关断，测试数据通过主板卡的板卡连接器以及子板卡的板卡连接器，传输至子板卡的逻辑控制模块，子板卡的逻辑控制模块的输出端输出的测试数据传输至主板卡的逻辑控制模块的输入端，即该菊花链拓扑结构在多板卡级联时，可以将主板卡的测试数据传输至子板卡再返回至主板卡，因此外部设备(如上位机)上只需设置一个JTAG设备盒，并将调试信号通过主板卡的JTAG调试接口传输至各个子板卡，从而实现对主板卡以及多个子板卡的调试，可以减少外部设备上的JTAG调试接口，可以解决多板卡级联间外部设备多JTAG调试接口的设计问题，降低了外部设备外形空间的使用并且降低了工艺复杂度，提高设备可靠性。

[0037] 图2为本实用新型实施例提供的另一种JTAG菊花链拓扑结构的结构示意图。图3为本实用新型实施例提供的一种主板卡级联子板卡简化JTAG连接示意图。图4为本实用新型实施例提供的一种主板卡与子板卡单独调试时简化JTAG连接示意图。本实施例在上述各实施例的基础上，结合图2、图3和图4，调试工作模式包括第一工作模式，在第一工作模式下，主板卡A的板卡连接器与子板卡B的板卡连接器处于连接状态。

[0038] 其中，主板卡A的JTAG调试接口10与主板卡A的板卡连接器301的输入端连接，主板卡A的板卡连接器的控制端与开关模块40的控制端连接，主板卡A的板卡连接器301的输出端与子板卡B的板卡连接器301的输入端连接，子板卡B的板卡连接器301的输出端与子板卡B的逻辑控制模块20的输入端M‑TDI对应连接，子板卡B的逻辑控制模块20的输出端M‑TDO依次通过子板卡B的板卡连接器301和主板卡A的板卡连接器301与主板卡A的逻辑控制模块20的输入端M‑TDI连接，主板卡A的逻辑控制模块20的输出端M‑TDO与主板卡A的JTAG调试接口10连接。

[0039] 调试工作模式还包括第二工作模式，在第二工作模式下，主板卡A的板卡连接器301与子板卡B的板卡连接器302处于非连接状态；其中，主板卡A的JTAG调试接口10通过开关模块40与主板卡A的逻辑控制模块20连接，子板卡B的JTAG调试接口10与子板卡B的逻辑控制模块20连接。

[0040] 具体地，主板卡A的JTAG调试接口10的第一引脚TCK分别与主板卡A的板卡连接器301的第一输入端以及主板卡A的逻辑控制模块20的第一控制端M‑TCK连接；主板卡A的JTAG调试接口10的第二引脚TMS分别与主板卡A的板卡连接器301的第二输入端以及主板卡A的逻辑控制模块20的第二控制端M‑TMS连接；主板卡A的JTAG调试接口10的第三引脚TDI分别与主板卡A的板卡连接器301的第三输入端以及主板卡A的逻辑控制模块20的输入端M‑TDI连接。主板卡A的逻辑控制模块20的输出端M‑TDO与主板卡A的JTAG调试接口的第四引脚TDO连接。

[0041] 子板卡B的JTAG调试接口10的第一引脚TCK分别与子板卡B的板卡连接器301的第一输入端以及子板卡B的逻辑控制模块20的第一控制端M‑TCK连接；子板卡B的JTAG调试接口10的第二引脚TMS分别与主板卡A的板卡连接器301的第二输入端以及子板卡B的逻辑控制模块20的第二控制端M‑TMS连接；子板卡B的JTAG调试接口10的第三引脚TDI分别与子板卡B的板卡连接器301的第三输入端以及子板卡B的逻辑控制模块20的输入端M‑TDI连接。子板卡B的逻辑控制模块20的输出端M‑TDO与子板卡B的JTAG调试接口的第四引脚TDO以及子板卡B的板卡连接器301除第一输入端、第二输入端和第三输入端的任一引脚连接。

[0042] 在主板卡A的JTAG调试接口10与主板卡A的逻辑控制模块10的连接路径上还包括第一缓冲器50；第一缓冲器50的第一输入端和第二输入端均与主板卡A的JIAG调试接口的第一引脚TCK连接，第一缓冲器50的第一输出端与主板卡A的逻辑控制模块20的第一控制端M‑TCK连接，第一缓冲器50的第二输出端与主板卡A的板卡连接器301的第一输入端连接；第一缓冲器50的第三输入端和第四输入端均与主板卡A的JIAG调试接口10的第二引脚TMS连接，第一缓冲器50的第三输出端与主板卡A的逻辑控制模块20的第二控制端M‑TMS连接，第一缓冲器20的第四输出端与主板卡A的板卡连接器301的第二输入端连接；第一缓冲器50的第五输入端和第六输入端均与主板卡A的JIAG调试接口10的第三引脚TDI连接，第一缓冲器50的第五输出端与开关模块40的输入端连接，第一缓冲器的第六输出端与主板卡A的板卡连接器301的第三输入端连接，开关模块40的输出端与主板卡A的逻辑控制模块20的输入端M‑TDI连接；第一缓冲器50的第七输入端与主板卡A的逻辑控制模块20的输出端连接，第一缓冲器50的第七输出端与主板卡A的JIAG调试接口10的第四引脚TDO连接；其中，在第一工作模式下，主板卡A的板卡连接器301的第一输出端、第二输出端和第三输出端分别与子板卡B的板卡连接器301的第一输入端、第二输入端和第三输入端一一对应连接，主板卡A的板卡连接器301的第四输入端与子板卡B的板卡连接器301的第四输出端连接，主板卡A的板卡连接器301的第四输出端与主板卡A的逻辑控制模块20的输入端连接。

[0043] 可选地，第一缓冲器50可以是8通道单向缓冲器，用于将JTAG调试接口输入的驱动电流增大以及将一路输入信号转换为两路输出信号输出，转换前的输入信号与转换后的输出信号为同一信号。

[0044] 图5为本实用新型实施例提供的另一种JTAG菊花链拓扑结构的结构示意图。本实施例在图2实施例的基础上，参考图5，可选地，在第一缓冲器50与主板卡A的逻辑控制模块20的连接路径上还包括第一电压转换器60。

[0045] 第一电压转换器60的第一输入端与第一缓冲器50的第一输出端连接，第一电压转换器60的第二输入端与第一缓冲器50的第三输出端连接，第一电压转换器60的第三输入端与开关模块40的输出端、以及主板卡A的板卡连接器301的第四输出端连接，第一电压转换器60的第一输出端、第二输出端和第三输出端分别与主板卡A的逻辑控制模块20的第一控制端M‑TCK、第二控制端M‑TMS和输入端M‑TDI连接。

[0046] 其中，第一电压转换器60可以是4通道方向控制型电压转换器，用于对输入端的电压进行降压输出至主板卡A的逻辑控制模块20。示例性地，将3.3V的电压转换为1.8V的电压。第一电压转换器60还用于进行信号方向的控制，即信号只能从第一电压转换器60的输入端传输至第一电压转换器60的输出端，而无法从第一电压转换器60的输出端传输至第一电压转换器60的输入端。

[0047] 可选地，在第一缓冲器50与主板卡A的逻辑控制模块20的连接路径上还包括第二电压转换器70；第二电压转换器70的输入端与主板卡A的逻辑控制模块20的输出端M‑TDO连接，第二电压转换器70的输出端与第一缓冲器50的第七输入端连接。

[0048] 其中，第二电压转换器70可以是单通道方向控制型电压转换器，用于对输入端的电压进行升压输出至第一缓冲器50的第七输入端。示例性地，将1.8V的电压转换为3.3V的电压。第二电压转换器70还用于进行信号方向的控制，即信号只能从第二电压转换器70的输入端传输至第二电压转换器70的输出端，而无法从第二电压转换器70的输出端传输至第二电压转换器70的输入端。

[0049] 优选地，在子板卡B的板卡连接器301与子板卡B的逻辑控制模块20的连接路径上还包括第二缓冲器80。

[0050] 第二缓冲器80的第一输入端与子板卡B的JIAG调试接口10的第一引脚TCK、以及子板卡B的板卡连接器301的第一输出端连接，第二缓冲器80的第一输出端与子板卡B的逻辑控制模块20的第一控制端M‑TCK连接；第二缓冲器80的第二输入端与子板卡B的JIAG调试接口10的第二引脚TMS、以及子板卡B的板卡连接器301的第二输出端连接，第二缓冲器80的第二输出端与子板卡B的逻辑控制模块20的第二控制端M‑TMS连接；第二缓冲器80的第三输入端与子板卡B的JIAG调试接口10的第三引脚TDI、以及子板卡B的板卡连接器301的第三输出端连接，第二缓冲器80的第三输出端与子板卡B的逻辑控制模块20的输入端M‑TDI连接，子板卡B的逻辑控制模块20的输出端M‑TDO分别与子板卡B的板卡连接器301的第四输出端以及与子板卡B的JIAG调试接口10的第四引脚TDO连接。

[0051] 其中，第一缓冲器50和第二缓冲器80的类型可以相同，也可以不同，本实用新型实施例在此不作限定。示例性地，第二缓冲器40可以是8通道单向缓冲器，还可以是4通道单向缓冲器，第二缓冲器40用于将子板卡B的JTAG调试接口10输入的驱动电流增大。

[0052] 可选地，至少一个开关模块40包括开关单元401和第一电阻R1；开关单元401连接于主板卡A的JTAG调试接口10和主板卡A的逻辑控制模块20之间，开关单元401的控制端作为开关模块40的控制端；第一电阻R1的第一端与开关单元401的控制端连接，第一电阻R1的第二端接入电源VCC。

[0053] 其中，开关单元401可以是单通道模拟开关，控制端为高电平时，模拟开关导通，即模拟开关的输入端与输出端连接在一起；控制端为低电平时，模拟开关断开，即模拟开关的输入端与输出端未连接在一起。

[0054] 可选地，JTAG菊花链拓扑结构还包括第二电阻R2；第二电阻R2的第一端与子板卡B的板卡连接器301的控制端连接，第二电阻R2的第二端接地，其中，子板卡B的板卡连接器301的控制端用于连接主板卡A的板卡连接器301的控制端，主板卡A的板卡连接器301的控制端与开关模块40的控制端连接。

[0055] 继续参见图3，本实用新型实施例提供的JTAG菊花链拓扑结构的工作过程具体如下：

[0056] 当主板卡A的板卡连接器301与子板卡B的板卡连接器301未连接时，即当主板卡A和子板卡B独立使用时，主板卡A的JTAG信号无法输入到子板卡B，此时开关单元401控制端的信号处于高电平，开关单元401处于导通状态，即开关单元401的输入端和输出端连接在一起，主板卡A的JIAG调试接口10的第三引脚TDI输入的测试数据经过第一缓冲器50、开关单元401和第一电压转换器60传输至主板卡A的逻辑控制模块20的输入端M‑TDI，主板卡A的JIAG调试接口10的第一引脚TCK和第二引脚TMS输入的测试时钟信号以及测试模式选择信号经过第一缓冲器50和第一电压转换器60一一对应传输至主板卡A的第一控制端M‑TCK和第二控制端M‑TMS，主板卡A的逻辑控制模块20的输出端M‑TDO的信号直接经过第二电压转换器70输出至第一缓冲器50的第七输入端，第一缓冲器50的第七输出端输出的信号再经过主板卡A的JTAG调试接口的第四引脚TDO输出；子板卡B的调试接口10的第一引脚TCK、第二引脚TMS和第三引脚TDI的信号经过第二缓冲器80一一对应输入到子板卡B的逻辑控制模块20的第一控制端M‑TCK、第二控制端M‑TMS和输入端M‑TDI，子板卡B的逻辑控制模块20的输出端M‑TDO输出的信号直接返回至子板卡B的JTAG调试接口的第四引脚TDO，即该菊花链拓扑结构在主板卡A的板卡连接器301与子板卡B的板卡连接器301未连接时，可以实现对主板卡A以及子板卡B的独立调试。

[0057] 当主板卡A的板卡连接器301与子板卡B的板卡连接器301连接时，开关单元401处于断连状态，即开关单元401的输入端和输出端未连接在一起，主板卡A的JTAG调试接口10第一引脚TCK的测试时钟信号、第二引脚TMS的测试模式选择信号和第三引脚TDI的测试输入信号依次通过第一缓冲器50、主板卡A的板卡连接器301、子板卡B的板卡连接器301以及第二缓冲器80传输至子板卡B的逻辑控制模块20，子板卡B的逻辑控制模块20的输出端M‑TDO输出的测试数据经过子板卡B的板卡连接器的第四输出端、主板卡A的板卡连接器的输入端以及第一电压转换器60传输至主板卡A的逻辑控制模块20的输入端，即该菊花链拓扑结构在多板卡级联时，可以将主板卡A的测试数据传输至子板卡B再返回至主板卡A，因此子板卡B可以无需设置独立的JTAG调试接口，可以解决多板卡级联间多JTAG调试接口的设计问题，降低了硬件系统的设备外形空间的使用并且降低了工艺复杂度，提高设备可靠性。

[0058] 本实用新型实施例还提供了一种JTAG调试系统，可用于对级联的多板卡进行JTAG调试，该JTAG调试系统包括上述任意实施例提供的JTAG菊花链拓扑结构，因此，该JTAG调试系统也具有上述实施方式中的JTAG菊花链拓扑结构所具有的有益效果。

[0059] 上述具体实施方式，并不构成对本实用新型保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本实用新型的精神和原则之内所作的修改、等同替换和改进等，均应包含在本实用新型保护范围之内。