[0001] 本实用新型涉及视频传输技术领域，尤其涉及一种低带宽低延时多路视频传输系统。

[0002] 随着网络技术的不断进步，人们对高清视频的需求越来越强烈，这远远超过了网络带宽和存储空间等相关技术的发展速度。另外越来越多的应用需要高清低延时的视频图像传输，尤其是在5G网络已经到来的时代，低延时、高清视频传输已经成为各行各业的追求目标。

[0003] 随着现有的无人机、VR等新兴领域，以及传统的汽车电子、影视拍摄等领域。对低延时、低带宽、多路视频传输的需求一直是有增无减。目前传统方案大部分采用的是模拟视频传输，因为模拟视频数据量小，能够适用于低延时低带宽的应用需求。但是在高清视频发展越来越迅速的时代，模拟视频已经越来越让人难以接受，其视频质量太差。

[0004] 因此，现有技术存在缺陷，需要改进。实用新型内容

[0005] 本实用新型要解决是技术问题是：提供一种低带宽低延时多路视频传输系统，在保证多路高清视频质量的前提下，可以达到低延时、低复杂度、低带宽的要求。同时该硬件系统可以针对带宽的大小以及多路视频中，对每路视频的需求不同进行灵活配置。

[0006] 本实用新型的技术方案如下：提供一种低带宽低延时多路视频传输系统，包括：发射端，与所述发射端连接的第一服务器，接收端，与所述接收端连接的第二服务器，基站；所述第一服务器通过基站与所述第二服务器连接。

[0007] 所述发射端包括：AHD接口的摄像头，MIPI接口的摄像头，与所述AHD接口的摄像头连接的TP2825转换芯片，与所述MIPI接口的摄像头连接的TC358748XBG转换芯片，与所述TP2825转换芯片、TC358748XBG转换芯片连接的发射FPGA芯片，分别与所述发射FPGA芯片连接的发射PHY芯片、发射DDR3芯片；所述第一服务器与所述发射PHY芯片连接。

[0008] 所述接收端包括：与所述第二服务器连接的接收PHY芯片，与所述接收PHY芯片连接的接收FPGA芯片，分别与所述接收FPGA芯片连接的ITE66121芯片、接收DDR3芯片，与所述ITE66121芯片连接的显示屏。

[0009] 进一步地，所述AHD接口的摄像头为3个，所述MIPI接口的摄像头为1个；所述TP2825转换芯片为三个，三个所述TP2825转换芯片分别与1个AHD接口的摄像头连接，所述TC358748XBG转换芯片为一个；所述发射FPGA芯片为两个，每个所述发射FPGA芯片与两个TP2825转换芯片连接，两个所述发射FPGA芯片相互连接，所述发射PHY芯片与一个发射FPGA芯片连接。

[0010] 进一步地，所述接收FPGA芯片为两个，两个所述接收FPGA芯片相互连接，所述接收PHY芯片与一个接收FPGA芯片连接；所述ITE66121芯片为4个，每个所述接收FPGA芯片与两个ITE66121芯片连接，每个所述ITE66121芯片连接一个显示屏。

[0011] 进一步地，全部所述芯片均包含有I2C configure模块。

[0012] 进一步地，所述发射FPGA芯片、接收FPGA芯片的型号均为：XC7K480T，所述接收PHY芯片、发射PHY芯片的型号均为88E1111。

[0013] 采用上述方案，本实用新型提供一种低带宽低延时多路视频传输系统，为了改善视频质量，传输高清视频。本系统首先将高分辨率图像下采样成低分辨率图像，然后再进行编码，这样在发射FPGA芯片编码时的负担就很大程度上减少了。并且本系统采用全帧内编码，一方面控了时延，另一方面也控制了错误蔓延。其次本系统采用网络传输协议为UDP协议，时延低，保证可很多场景的时延要求。

[0020] 以下结合附图和具体实施例，对本实用新型进行详细说明。

[0021] 请参阅图1‑图6，本实施例提供一种低带宽低延时多路视频传输系统，包括：发射端，与所述发射端连接的第一服务器10，接收端，与所述接收端连接的第二服务器11，基站12；所述第一服务器10通过基站12与所述第二服务器11连接。

[0022] 所述发射端包括：AHD接口的摄像头13(Sensor AHD connect)，MIPI接口的摄像头14(Sensor MIPI connect)，与所述AHD接口的摄像头13连接的TP2825转换芯片15，与所述MIPI接口的摄像头14连接的TC358748XBG转换芯片16，与所述TP2825转换芯片15、TC358748XBG转换芯片16连接的发射FPGA芯片17，分别与所述发射FPGA芯片17连接的发射PHY芯片18、发射DDR3芯片19；所述第一服务器10与所述发射PHY芯片18连接。

[0023] 所述接收端包括：与所述第二服务器11连接的接收PHY芯片20，与所述接收PHY芯片20连接的接收FPGA芯片21，分别与所述接收FPGA芯片21连接的ITE66121芯片22、接收DDR3芯片23，与所述ITE66121芯片22连接的显示屏24(Monitor)。

[0024] 在本实施例中，所述AHD接口的摄像头13为3个，所述MIPI接口的摄像头14为1个；所述TP2825转换芯片15为三个，三个所述TP2825转换芯片15分别与1个AHD接口的摄像头13连接，所述TC358748XBG转换芯片16为一个；所述发射FPGA芯片17为两个，每个所述发射FPGA芯片17与两个TP2825转换芯片15连接，两个所述发射FPGA芯片17相互连接，所述发射PHY芯片18与一个发射FPGA芯片17连接。

[0025] 在本实施例中，所述接收FPGA芯片21为两个，两个所述接收FPGA芯片21相互连接，所述接收PHY芯片20与一个接收FPGA芯片21连接；所述ITE66121芯片22为4个，每个所述接收FPGA芯片21与两个ITE66121芯片22连接，每个所述ITE66121芯片22连接一个显示屏。

[0026] 在本实施例中，全部所述芯片均包含有I2C configure模块25。

[0027] 在本实施例中，所述发射FPGA芯片17、接收FPGA芯片21的型号均为：XC7K480T，所述接收PHY芯片20、发射PHY芯片18的型号均为88E1111。

[0028] 在本实施例中，为四路视频源，其中三路是AHD接口的摄像头(sensor1～sensor3)，另外一路是MIPI接口的摄像头(sensor4)。AHD的摄像头经过TP2825芯片转换成并行视频数据，即DVP_1～DVP_3，MIPI接口的摄像头数据经过TC358748XBG转换成并行接口视频数据，即DVP_4。四路视频数据分别输入到两个发射FPGA芯片中，发射FPGA芯片对视频预处理、视频编码。其中一个发射FPGA芯片编码的两路视频码流会传输给另一个发射FPGA芯片，该发射FPGA芯片除了完成另外两路视频的编码还会完成UDP协议以及MII接口转换。
UDP协议数据包通过发射PHY芯片88E1111转换成物理层数据传输到第一服务器，第一服务器进行网路传输发送给基站，基站通过无线信号传送给第二服务器。第二服务器的数据通过接收PHY芯片解码出UDP协议数据包发送给两个接收FPGA芯片，这两个接收FPGA芯片完成视频解码和视频后处理。其中，一个接收FPGA芯片还会完成UDP协议数据解析。最后得到的四路视频信号输出vo_1～vo_4，四路并行视频数据再通过HDMI TX芯片ITE66121转换成HDMI接口输出到显示屏进行显示。在本实施例中，所有芯片的配置采用I2C协议和用户交互配置，即包含有I2C configure模块。

[0029] 图2为AHD转并行视频接口DVP的电路原理图。其中video_IN_1为模拟信号输入，支持AHD、CVBS、HD‑TVI以及CVI视频接口。DVP_D0_1～DVP_D7_1为并行视频数据输出。DVP_PCLK_1为视频时钟信号。DVP_HS和DVP_VS为视频同步信号输出。

[0030] 图3为MIPI转并行视频接口DVP的电路原理图。其中MIPI_D0P～MIPI_D3P、MIPI_D0N～MIPI_D3N为MIPI接口的摄像头的输入，DVP_D0～DVP_D15为TC358748XBG芯片转换为并行视频信号的并行数据。PCLK为并行视频的时钟输出，DVP_DE、DVP_VSYNC为视频同步信号输出。

[0031] 图4为ITE66121芯片的电路连接图，其中RX2_D8_1～RX2_D23_1为从接收FPGA芯片输入的并行视频接口，经过ITE66121芯片转换成TX2_0+_1、TX2_0‑_1、TX2_1+_1、TX2_1‑_1、TX2_2+_1、TX2_2‑_1HDMI数据接口，TX2_C+_1、TX2_C‑_1表示HDMI时钟接口。

[0032] 图6为88E1111芯片的电路连接图，UDP数据包转换成GMII接口，兼容MII接口即支持1000M、100M、10M数据传输。8E1111芯片是一个收发芯片。其中PHY_RXD表示数据接收，PHY_TXD表示数据发送。MDI0+、MDI0‑、MDI1+、MDI1‑、MDI2+、MDI2‑、MDI3+、MDI3‑表示网口数据连接。CONFIG0～CONFIG6是对PHY芯片传输模式的配置。

[0033] 综上所述，本实用新型提供一种低带宽低延时多路视频传输系统，为了改善视频质量，传输高清视频。本系统首先将高分辨率图像下采样成低分辨率图像，然后再进行编码，这样在发射FPGA芯片编码时的负担就很大程度上减少了。并且本系统采用全帧内编码，一方面控了时延，另一方面也控制了错误蔓延。其次本系统采用网络传输协议为UDP协议，时延低，保证可很多场景的时延要求。

[0034] 以上仅为本实用新型的较佳实施例而已，并不用于限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。