[0001] 本实用新型涉及程序记录装置领域，尤其涉及一种计算机程序编写用记录装置。

[0002] 在程序编写的时候，经常是在之前的程序员编写的主程序的情况下修改bug，因为编写习惯的不同和思路的不同，使后来的人编写上很难入手，并且因为总程序庞大，难以对
应找到问题位置，修改一个bug总是伴随着另外的bug出现，这样效率低。
实用新型内容

[0003] 本实用新型的目的是为了解决现有技术中存在的缺点，而提出的一种计算机程序编写用记录装置。

[0004] 为了实现上述目的，本实用新型采用了如下技术方案：

[0005] 一种计算机程序编写用记录装置，包括一号键盘和二号键盘，所述一号键盘和所述二号键盘的输出端均连接有同个中央处理器；所述中央处理器的输出端包括一号接口、
二号接口、三号接口，所述一号接口连接有ROM，所述二号接口连接有RAM1，所述三号接口连
接有RAM2；所述ROM的输出端连接有二号显示屏，所述RAM1的输出端连接有处理器，所述
RAM2的输出端连接有三号显示屏，所述处理器和所述三号显示屏之间相互连接，所述二号
显示屏的输出端直接连接有对比器；所述所述RAM1位于所述键盘一的输出线上，所述RAM2
位于二号键盘的输出线上；所述对比器的输出端连接有四号显示屏，且所述四号显示屏的
输出端连接有硬盘二。

[0006] 优选的，所述ROM、RAM1、RAM2的输出端分别连接有计时器一、计时器二、计时器三；所述计时器一连接在所述ROM和所述二号显示屏之间；所述计时器二连接在所述RAM1和所
述处理器之间；所述计时器三连接在所述RAM2与所述三号显示屏之间。

[0007] 优选的，所述计时器一、所述计时器和所述计时器三二均同步设置。

[0008] 优选的，所述ROM的输出端直接连接有硬盘一。

[0009] 优选的，所述三号显示屏的输出端连接有硬盘三。

[0010] 优选的，在运行正确情况下的所述处理器的输出端连接对比器，在运行错误情况下的所述处理器的输出端连接三号显示屏。

[0011] 本实用新型的有益效果为：本实用新型中，本装置得到的有三种数据，一是硬盘一中，整个编写过程的数据，起到数据追溯的保存作用，便于后来人在此基础上追溯程序和改
Bug；二是通过对比器，对比显示的ROM程序和得到的正确程序，便于查看修改部分；三是通
过RAM2修改后的程序，是直接得到的正确程序，便于程序员后续的直接调用。本装置通过三
个存储设置，便于后来的程序员修改BUG或者是在原先的程序基础上再修改和编写程序。

[0014] 下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的
实施例。

[0015] 参照图1和图2，以下用CPU指代中央处理器，便于描述。

[0016] 一种计算机程序编写用记录装置，包括一号键盘和二号键盘，一号键盘和二号键盘的输出端均连接有同个中央处理器；中央处理器的输出端包括一号接口、二号接口、三号
接口，一号接口连接有ROM，二号接口连接有RAM1，三号接口连接有RAM2；ROM的输出端连接
有二号显示屏，RAM1的输出端连接有处理器，RAM2的输出端连接有三号显示屏，处理器和三
号显示屏之间相互连接，二号显示屏的输出端直接连接有对比器；RAM1位于键盘一的输出
线上，RAM2位于二号键盘的输出线上；对比器的输出端连接有四号显示屏，且四号显示屏的
输出端连接有硬盘二。

[0017] ROM、RAM1、RAM2的输出端分别连接有计时器一、计时器二、计时器三；计时器一连接在ROM和二号显示屏之间；计时器二连接在RAM1和处理器之间；计时器三连接在RAM2与三
号显示屏之间。

[0018] 计时器一、计时器和计时器三二均同步设置。

[0019] ROM的输出端直接连接有硬盘一。

[0020] 三号显示屏的输出端连接有硬盘三。

[0021] 在运行正确情况下的处理器的输出端连接对比器，在运行错误情况下的处理器的输出端连接三号显示屏。

[0022] 工作原理：本装置将一个完整可运行的程序编写分为三个阶段，第一阶段是首次输入程序，采用一号键盘输入，CPU处理编写进来的程序，将程序分别输入到ROM和RAM1中，
计时器一和计时器二起到时间编码作用，一是将输入的程序按照输入的时间段进行分段记
录，二是保证ROM和RAM1的输入程序在同一时间段内同步显示，保证这两段程序显示在二号
显示屏和三号显示屏上是时间对应的，避免乱码便于排序，也便于追溯和对比，处理器是程
序运行设备，也就是实现对应程序效果的器件，作为程序错对的检测器件，可以是软件设备
也可以是硬件设备，以上是第一段时间，初始输入时候用到的存储手段；

[0023] 第二阶段，根据处理器的运行情况进行，第一种，当处理器得到的结果正确，此时RAM1的数据进入三号显示屏，并与ROM中的数据直接通过对比器进入四号显示屏上，并排显
示，四号显示屏接硬盘二，起到存储完结数据的作用；

[0024] 第三阶段，当处理器的运行错误，此时处理器也将数据传输到三号显示屏上，使用二号键盘输入修改程序，重复第一阶段的情况，此时开放RAM2存储器和ROM存储器，定时器
一和定时器三同步工作，数据显示在三号显示屏上，再经过处理器检验；

[0025] 在已经使用二号键盘情况下，处理器正确运行，步骤就如同第二阶段，但此时的数据是ROM的全部数据和修改后的RAM2数据，对比器这里可以使用office或者WPS中的文字对
比，得到的结果并排呈两栏显示在四号显示屏上，再将四号屏的数据输入硬盘二中；处理器
运输错误，那么就会重复阶段三的操作，采用二号键盘继续输入，后一次的RAM2的数据不断
地覆盖原先的数据。每次修改输入到运行时得到的完整程序存储在硬盘三中。处理器中带
有筛选程序，程序的结构如上所述，或者不使用筛选程序，采用不同的接口，连接对比器和
三号显示屏的接口不同，程序运行不正确的时候走对应三号显示屏的接口，反之走通向对
比器的接口，这样就能避免较长的程序筛选，用现有处理器都带有的出口导向结构就能分
开接口连接。值得注意的是，直接正确的数据通过对比器进入四号屏显示，不会再经过一次
三号屏。

[0026] 最终ROM的数据导入硬盘一中，存储整个编写过程的所有数据。

[0027] 在以上过程中，最终得到的有三种数据，一是硬盘一中，整个编写过程的数据，起到数据追溯的保存作用，便于后来人在此基础上追溯程序和改Bug；二是通过对比器，对比
显示的ROM程序和得到的正确程序，便于查看修改部分；三是通过RAM2修改后的程序，是直
接得到的正确程序，便于程序员后续的直接调用。本装置通过三个存储设置，便于后来的程
序员修改BUG或者是在原先的程序基础上再修改和编写程序。

[0028] 在此过程中，RAM,随机存取存储器(random access memory，RAM)又称作“随机存储器”，是与CPU直接交换数据的内部存储器，也叫主存(内存)。它可以随时读写，而且速度
很快，通常作为操作系统或其他正在运行中的程序的临时数据存储媒介。ROM，ROM是只读存
储器(Read‑Only Memory)的简称，是一种只能读出事先所存数据的固态半导体存储器。其
特性是一旦储存资料就无法再将之改变或删除。

[0029] 本装置运用到的现有技术有程序编写输入和计时器、对比器、本装置通过不一样的组合和搭配达到了新的技术效果。

[0030] 在本实用新型的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、 “右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“ 顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为
了便于描述本实用新型和简化描述，而不是指示或暗示所指的设备或元件必须具有特定的
方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。

[0031] 此外，术语“第一”、 “第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或
者隐含地包括一个或者更多个该特征。在本实用新型的描述中，“多个”的含义是两个或两
个以上，除非另有明确具体的限定。

[0032] 以上所述，仅为本实用新型较佳的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，根据本实用
新型的技术方案及其实用新型构思加以等同替换或改变，都应涵盖在本实用新型的保护范
围之内。