[0001] 本发明涉及集成电路技术领域，具体涉及一种基于多路射频锁相环的功率合成电路与自校正方法。

[0002] 频率综合器广泛应用于无线通信、雷达系统和电子对抗等领域，频率综合器中射频发射信号的质量是雷达通信系统的核心，直接影响系统的通信与探测距离。其主要功能是通过频率合成器产生需求射频信号，然后通过滤波、移相、衰减和放大后等过程将信号经天线发射出去。功率合成可以提升发射信号的功率，使信号传输距离大大增加，因此，功率合成的效率、信号质量对发射系统的整体指标有着极大的影响。

[0003] 当有超低空的飞行物时，雷达将面临着较强的地杂波，如想在杂波中提取目标的反射信号，须要提高雷达的改善因子。因为当杂波信号进入接收单元，经混频后，很难把有用信号与强杂波反射信号分开，尤其对低速目标且目标接近地面时，对目标的发现更为困难，因此只有提升雷达的改善因子来实现。为了提升雷达对低空目标的检测能力，信号的低相噪就变得非常重要，总体来说，发射信号的相位噪声、杂波抑制、信号的底噪直接影响着雷达系统的探测能力。如图4所示，是一种传统的多通道发射链路的结构示意图，射频锁相环通过信号控制器进行控制产生设定频率，经功率放大器后通过功分器产生路输出信号，每个通道的发射信号再经驱动放大器、移相器、功率放大器，最后将射频信号经天线发射出去，实现发射信号的空间合成。该实现方式，由于仅有1个发射信号源，每路信号合成时，由于信号自相位调制的影响，信号功率在合成放大时，噪底也相应的进行加权式增加，再结合放大器的饱和输出、移相与合成相位精度的影响，发射信号的信噪比保守估计将有2～3dB的恶化，且基于分立器件实现的功率合成电路在系统体积、合成效率、校准难度、系统成本及信号质量方面均有较大的劣势。

[0004] 目前常规如图4所示的多通道功率合成方式，主要有以下几种问题：1）发射信号中的完全由单个发射频率源决定，由于单一的发射频率源，其信号在进行功率放大合成时，其信噪比和相位噪声均不会改善，反而由于放大器噪声、非线性克尔效应和放大器的饱和输出等因素，其信噪比及相噪均有2～3dB的恶化，因此，不利于雷达的远距离探测。

[0005] 2）发射信号的功率合成效率低，校准精度不高且校准工作量大。传统的功率合成方式，由于通过移相器，进行功率合成，首先移相器会引入新的噪声干扰，同时移相器要在宽带工作的模式下其移相精度低，移相器插入损耗较大，移相器后端的放大器增益要增加5dB以上来补偿移相器的损耗，因此其系统合成功率效率将会降低。由于每套系统通过外场或天线暗室校正，根据测试数据进行修正，对校正人员技术水平要求高且校正工作繁琐、耗时长。

[0006] 3）系统成本、体积较高，传统的发射系统其链路有较多的分立器件组成，每个单元电路都有多颗芯片组成，该方式不仅造成了系统体积功耗大，而且系统成本极高，对系统的批量生产极为不利。

[0017] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行详细的描述。

[0018] 如图1所示，是一种基于多路射频锁相环的功率合成电路的结构示意图，主要包括信号控制与信号处理器、同步参考时钟、多组发射信号产生电路、自校正电路和多路发射天线。同步参考时钟为每组发射信号产生电路提供相同的参考时钟，便于进行同步控制。每组发射信号产生电路均通过信号控制与信号处理器进行控制，每组发射信号产生电路中均包括依次连接的射频锁相环、驱动放大器、DSA数控衰减器和功率放大器，每组发射信号产生电路的结构均相同。在每组发射信号产生电路中，射频锁相环分别连接同步参考时钟和信号控制与信号处理器，射频锁相环用于产生射频信号，驱动放大器用于增加射频信号的功率幅度以提升驱动能力，DSA数控衰减器用于控制射频信号进行幅度调整，功率放大器用于将射频信号功率放大至需求的发射功率。

[0019] 需要说明的是，由于不同路径的射频锁相环之间是独立的，也就是每个射频信号及其对应的每个噪声均独立非相关，在最终将多个通道的射频信号进行合成时，噪声也会相应一起合成。由于独立锁相环所产生信号的非相关性，多路锁相环在进行功率合成时会有提升信噪比的有益效果，以两路锁相环为例，两路功率大小一样、相位相同的理想独立锁相电路在进行功率合成时其合成功率增加3dB，噪底未恶化即信噪比提升3dB；以四路锁相环为例，在理想情况下，四路锁相电路信噪比将有6dB改善，信噪比改善的值m与通道数n满足关系式如下： 。

[0020] 如图2所示，是一种射频锁相环的结构示意图，射频锁相环中包括参考输入分频器、延时控制单元1、鉴相器、环路滤波器、压控振荡器、预分频器、0/180°反相器、可编程分频器和延时控制单元2，参考输入分频器接收参考时钟后，再依次连接延时控制单元1、鉴相器、环路滤波器和压控振荡器。其中，压控振荡器有两路输出，第一路连接到对应的驱动放大器，第二路用于形成锁相环的负反馈电路结构，负反馈电路结构是压控振荡器再依次进入预分频器、0/180°反相器、可编程分频器和延时控制单元2到鉴相器。压控振荡器用于产生初始的射频信号，延时控制单元1用于调节参考时钟信号的相位，鉴相器用于对参考时钟和射频信号进行鉴相，环路滤波器用于进行滤波，预分频器用于对经过环路滤波器的射频信号进行频率调整。延时控制单元2与延时控制单元1相配合，并通过信号控制与信号处理器调控每个经过对应功率放大器和耦合器发射的射频信号的相位误差控制在±5.0°以内，只要发射的射频信号的相位误差控制在±5.0°以内即视为同步。

[0021] 如图5所示，是一种信号控制与信号处理器内部的结构示意图，信号控制与信号处理器中包含依次连接的模数转换单元、数字下变频DDC单元，CIC与FIR滤波器、检波器、CPU和信号控制器。其中，模数转换单元用于将每个模拟信号转换为每个数字信号。数字下变频DDC单元用于对每个数字信号进行下变频处理并得到每个下变频基带信号。CIC与FIR滤波器实际包含两个串接的滤波器，也就是CIC滤波器和FIR滤波器，CIC滤波器先对每个下变频基带信号进行CIC滤波，再用FIR滤波器进行滤波，从而得到每个滤波信号。检波器具备检波功能，能够用于从每个滤波信号所包含的子进程数据中提取每个幅相信息，然后再传输至CPU。CPU从多个幅相信息中选择一个作为基准信息，将其他幅相信息分别与基准信息进行对比，得到对应的每个幅度控制信号和每个延时控制信号。信号控制器依据每个幅度控制信号和每个延时控制信号控制对应的每个射频锁相环的射频信号进行幅度调节和延时调节，使得每个射频信号的相位一致和幅度一致，从而实现同步，这些射频信号同步后在信号发射进行空间合成时，能够有效降低噪声和移相误差，极大提升信号质量。

[0022] 本实施例，自校正电路用于对每组发射信号产生电路进行采样校正，自校正电路包括混频与ADC采样电路、多个耦合器和开关选择器。其中，每个功率放大器分别连接对应的每个DSA数控衰减器和每个对应的耦合器；每个耦合器均连接开关选择器且均连接多路发射天线中对应的每路天线；开关选择器用于控制混频与ADC采样电路与每个耦合器之间的联通与否。自校正电路结合信号控制与信号处理器，主要完成整个系统电路各通路信号幅相信号的采样、数据处理及系统级功能控制，能够根据数据处理的信息进行系统的自动幅相调整与控制，以实现系统的软件自校正功能，使得最终的发射信号进行有效同步以及提升信号合成的质量。

[0023] 具体地，如图3所示，是一种混频与ADC采样电路的结构示意图，混频与ADC采样电路包括依次连接的校准用DSA、混频器、低通滤波器、中频放大器和ADC采样电路，混频器还连接有校准用射频锁相环；校准用DSA用于调节每个经过功率放大的射频信号，混频器用于将每个射频信号和校准用射频锁相环发射的本振信号分别进行下变频，得到每个中频信号；低通滤波器用于对每个中频信号进行低通滤波；中频放大器用于对经过低通滤波的每个中频信号进行放大；ADC采样电路用于对每个经过放大的中频信号进行ADC采样，获得每个数字信号并传输至信号控制与信号处理器；信号控制与信号处理器基于每个数字信号自动调谐每个射频信号的初始相位及幅度大小，控制每个射频信号的相位一致并在对应的每个耦合器处将每个相位一致的射频信号作为每个发射信号传输向对应的每路发射天线进行发射，再将每路发射天线发射的信号进行空间合成。

[0024] 本实施例，每个耦合器的耦合度均为30dB，每个延时控制单元1和每个延时控制单元2的延时控制步进均为1pS。1pS的延时控制步进提供了高精度的时间延迟调整能力，既能够快速响应，又能够进行精细化调控。耦合度30dB适用于实现特定信号分配或功率分配等场景，也适用于本实施例中自校正电路与多组发射信号产生电路之间的耦合连接。

[0025] 信号在进入预分频器进行预分频后，预分频后的输出信号实际上频率可能仍然远高于参考信号，因此信号经过可编程0/180°反相电路、可编程分频器将压控振荡器的频率分频输出至鉴相器，从而降低频率，且能够与参考时钟的频率一致，通过鉴相器使压控振荡器的输出频率始终锁定至设定的输出频率上。

[0026] 射频锁相环电路中，0/180°反相器及延时控制单元2，这两个器件可以通过延时步进1pS的调谐间隔进行锁相环的输出信号延时调整。因此，在同一个参考时钟下的多路射频锁相环，通过信号控制与信号处理器控制延时控制单元2和0/180°反相器，可以精细的调谐压控振荡器的输出信号相位。0/180°反相器电路可以使延时控制线在0 360°的周期变换调~整为0 ±180°，使延时控制线缩短一半，极大的优化了电路，加快了响应速度。
~

[0027] 本实施例，在最终输出的多路发射天线部分，会将多个发射信号进行空间合成，再最终对外输出。此处的空间合成是一种利用多个天线同时工作，将它们的输出信号进行合成以提高系统性能的技术，可以通过合理组合和处理多个天线接收到的信号，实现一系列的功能，如波束赋形、多址传输和干扰抑制等。这种技术利用了空间多样性，通过在空间上进行信号处理，可以提高通信传输中的性能和各项指标。

[0028] 本实施例，自校正电路中除每个耦合器和开关选择器以外的部分、信号控制与信号处理器以及每组发射信号产生电路中除每个功率放大器以外的部分均采用CMOS工艺进行电路集成，集成于一颗4mm×4mm的晶片上。CMOS工艺是一种常用的电路集成工艺，在集成以后，既便于大规模生产以降低成本，也节省了整体电路所需的面积以降低整体功耗。此外，由于耦合器和开关选择器实际上是用来将电路的不同部分进行耦合选择的，在实际使用中可选择的替代器件较多，也为了实际的多场景应用和改造需求，并没有将这两部分也进行集成。

[0029] 此外，本发明还提出了一种自校正方法，该方法采用上述的一种基于多路射频锁相环的功率合成电路，自校正方法包括如下步骤：S1、自校正电路利用开关选择器和多个耦合器，依次接收每组发射信号产生电路中的每个射频信号，利用校准用DSA将每个射频信号进行功率动态调整，再进入混频器并与校准用射频锁相环产生的本振信号进行下变频至中频频率，得到中频信号；再将中频信号依次经低通滤波器、中频放大器送至ADC采样电路；
S2、利用ADC采样电路对步骤S1中的中频信号进行ADC采样，再将ADC采样的数据通过LVDS接口送至信号控制与信号处理器；信号控制与信号处理器先基于ADC采样的数据进行数字下变频及信号检波分析，得出多个幅相数据，并根据多个幅相数据，选取其中1个为基准数据，将其他的幅相数据与基准数据相比较，产生对应的多个幅度控制指令和多个延时控制指令，再将多个幅度控制指令和多个延时控制指令传输到对应的射频锁相环进行幅度和相位一致性的调整；
S3、在完成步骤S2中一致性的调整后，将每个射频信号依次经由对应的每个功率放大器和对应的每个耦合器传输到对应的每路发射天线进行发射，再将每路发射天线发射的信号进行空间合成。

[0030] 该自校正方法使用的是上述的基于多路射频锁相环的功率合成电路，该自校正方法的有益效果可以参考上面相关的描述，此处不再进行赘述。

[0031] 具体应用实例：

[0032] 一个信号控制与信号处理器并联有4组发射信号产生电路，每组发射信号产生电路的结构相同，第一组发射信号产生电路包括依次连接的射频锁相环1、P1驱动放大器、DSA1数控衰减器和一个功率放大器，发出射频信号1；第二组发射信号产生电路包括依次连接的射频锁相环2、P2驱动放大器、DSA2数控衰减器和一个功率放大器，发出射频信号2；第三组发射信号产生电路包括依次连接的射频锁相环3、P3驱动放大器、DSA3数控衰减器和一个功率放大器，发出射频信号3；第四组发射信号产生电路包括依次连接的射频锁相环4、P4驱动放大器、DSA4数控衰减器和一个功率放大器，发出射频信号4。每个射频锁相环的初始信号均在8～12GHz之间，同步参考时钟向四个射频锁相环发送相同的参考时钟。此时，四个初始的射频信号在幅度和相位上均存在略微差异。

[0033] 射频信号1依次经由耦合器1和开关选择器被混频与ADC采样进行下变频和ADC采样，得到数字信号1，再将数字信号1传输到信号控制与信号处理器中。

[0034] 第二、三和四组的发射信号产生电路也采用和第一组发射信号产生电路相同的运行方法，分别获得将数字信号2、3和4传输到信号控制与信号处理器中。

[0035] 接着，信号控制与信号处理器从四个数字信号中提取出对应的数据信息1、2、3和4，再将数据信息1作为基准信息，将其他三个数据信息与数据信息1进行对比，确定出3个发射信号产生电路需要进行的延时调整和幅度调整。

[0036] 然后，保持第一组发射信号产生电路不变，将第二、三和四组发射信号产生电路中的射频信号均进行延时调整和幅度调整，使这三者和第一组发射信号产生电路的射频信号1同步，也就是幅度和相位一致。

[0037] 在四个射频信号同步后，保证了四路发射信号经功率放大器和耦合器传输到对应的发射天线时幅相一致性误差极小，提高了输出信号功率空间合成的效率，同时，四个锁相环的非相关性也进一步提升了输出信号的信噪比。于是，四个射频信号经由对应的功率放大器和对应的耦合器传输到对应的天线发射，进行空间合成，得到最终输出的高信噪比信号。

[0038] 综上所述，本发明利用多路锁相环的非相关性，有效降低合成信号噪声，提升信号的信噪比；同时，在射频锁相环中用延时控制单元取代现有技术中的移相器，通过多通道的相位同步，既避免了移相器造成的通道损耗，又提高了合成精度，有效提升了功率合成效率；而且，针对每路锁相环进行信号的幅相监测和自动调节，在保证校准精度的同时也提升了校正速度和效率；此外，还将电路的主体部分集成于一颗4mm×4mm的晶片上，极大的提高了系统集成度，降低了系统功耗及成本，具有显著的进步性。

[0039] 以上实施例仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明保护范围之内。