[0001] 本发明涉及半导体技术领域，具体而言，涉及一种功率半导体封装结构。

[0002] 功率半导体模块将若干功率器件封装为一个整体，为功率器件提供电气连接、热量传导、机械支撑、保护敏感设备免受潮湿、振动、污染等影响和电气绝缘等作用。硅器件的功率封装通常设计为每个开关位置容纳一个大型器件。现有SiC功率模块封装多由Si器件封装转化而来，因此，硅器件的功率封装为SiC功率模块的封装提供了同样的思路。然而，由于晶圆质量和产量问题，商用宽带隙器件无法获得大型单片元件。因此，虽然相同尺寸的SiC芯片相对于Si芯片具有更高的功率密度，但为了达到数百安培的高电流，必须并联放置许多SiC器件。在传统Si器件封装中多器件并联存在一个根本问题，即这些器件的设计并未有效解决电流共享等问题。

[0003] 在此基础上，由于宽带隙器件具有极高的开关速度，通常比硅器件快数百倍。器件之间的电感不匹配可能会导致功率器件每个开关周期内的应力不均匀和电流过冲的问题，从而导致开关振荡严重且开关损耗较大。

[0025] 需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。

[0026] 为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

[0027] 需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

[0028] 正如背景技术所描述的，现有SiC功率模块封装多由Si器件封装转化而来，因此，硅器件的功率封装为SiC功率模块的封装提供了同样的思路：即在硅器件的功率封装通常设计为每个开关位置容纳一个大型器件的情况下，同样可以设想SiC功率模块的封装的设计为在每个开关位置容纳一个大型器件。然而，由于晶圆质量和产量问题，商用宽带隙器件无法获得大型单片元件，即对SiC功率模块封装的设想目前难以实现。在此基础上，为了达到数百安培的高电流，必须并联放置许多SiC器件。在传统Si器件封装中多器件并联存在一个根本问题，即这些器件的设计并未有效解决电流共享等问题。在此基础上，由于宽带隙器件具有极高的开关速度，通常比硅器件快数百倍。器件之间的电感不匹配可能会导致功率器件每个开关周期内的应力不均匀和电流过冲的问题，从而导致开关振荡严重且开关损耗较大。

[0029] 另外，在此进行提及的是，对于传统无开尔文源极引出的封装，每一个开关周期（开通或关断），源极配线的杂散电感加上开关电流斜率会产生一个与驱动电压信号相反的电压信号。此电压信号减缓了开关速度，增加了每个周期的开关损耗。

[0030] 为了至少解决由于现有技术中功率器件的电感不匹配导致功率器件的开关损耗较大的问题，本申请实施例提供了一种功率半导体封装结构。

[0031] 在一些可选的实施方式中，提供了一种功率半导体封装结构，结合图1、图2和图3所示，该功率半导体封装结构包括：基板10，具有间隔设置的第一导电层40和第二导电层50；功率模块20，位于第一导电层40上，且功率模块20的漏极与第一导电层40电连接；互连结构30，位于功率模块20远离基板10的一侧，功率模块20和基板10通过互连结构30电气连接；源极连接器（源极开尔文连接器），位于第二导电层50上，且与功率模块20的开尔文源极电连接。

[0032] 可选地，为了使得基板10可以更轻并且与其他部件具有更好的热匹配，上述基板10可以是铝碳化硅（AlSiC）。

[0033] 可选地，为了兼顾基板10一侧导电、中层绝缘以及另一侧散热的功能，上述基板10可以是层叠结构。可选地，上述基板10可以包括顺序层叠设置的第一金属层100、绝缘介质层200和第二金属层300，从而第一金属层100可以实现导电功能，绝缘介质层200可以实现中层绝缘功能，第二金属层300可以用于实现基板10的散热功能。

[0034] 可以理解的是，在基板10由上述第一金属层100、上述绝缘介质层200和上述第二金属层300构成的情况下，上述第一金属层100可以包括上述第一导电层40和上述第二导电层50。

[0035] 示例性地，上述第一金属层100和上述第二金属层300的材料可以是铜、金、镍、银、铝、锡、钯、合金等其他导体材料。可以理解的是，上述第一导电层40和上述第二导电层50的材料可以是铜、金、镍、银、铝、锡、钯、合金等其他导体材料。

[0036] 示例性地，上述绝缘介质层200可以包括但不限于氮化铝（AlN）、氮化硅（Si3N4）、氧化铝（Al2O3）等多种陶瓷材料。其中，相比于绝缘材料层为氮化硅（Si3N）4 的基板10或绝缘介质层200为氧化铝（Al2O3）的基板10，绝缘材料层为氮化铝（AlN）的基板10可以承受更高的电流，实现更高的功率密度。

[0037] 具体地，上述功率模块20可以由位于第一导电层40上的多个功率器件组成。多个功率器件具有一一对应的多个漏极，多个漏极分别与上述第一导电层40电连接。

[0038] 可选地，上述功率模块20中的任意一个功率器件与基板10的第一导电层40和第二导电层50之间的连接方式可以包括但不限于焊接和烧结等互连工艺。示例性地，功率模块20中的功率器件与基板10的第一导电层40和第二导电层50可以采用双层印刷变温预热焊膏的方法，通过连续脉冲电流辅助无压烧结纳米银焊膏实现瞬时连接。

[0039] 具体地，结合图2和图3所示，上述互连结构30可以是与上述功率模块20中的多个功率器件一一对应的多个，从而多个互连结构30一一对应的位于多个功率器件远离基板10的一侧，从而使得功率模块20中的每个功率器件通过对应的一个互连结构30与基板10电连接。示例性地，上述互连结构30可以为铜桥结构。

[0040] 具体地，在功率模块20的多个功率器件具有一一对应的多个开尔文源极，且多个开尔文源极相互连接的情况下，多个功率器件的多个开尔文源极可以于同一个源极连接器（源极开尔文连接器）电连接。

[0041] 应用本发明的技术方案，功率半导体封装结构包括基板10、功率模块20、互连结构30和源极连接器（源极开尔文连接器）。具体地，基板10具有间隔设置的第一导电层40和第二导电层50，功率模块20位于第一导电层40上，互连结构30位于功率模块20远离基板10的一侧，源极连接器（源极开尔文连接器）位于第二导电层50上。本申请在将功率模块20和基板10通过互连结构30电气连接且将功率模块20的漏极与第一导电层40电连接的情况下，还通过第二导电层50将功率模块20的开尔文源极与源极连接器（源极开尔文连接器）进行了电连接，从而可以将控制功率器件开关状态的驱动网络从功率路径分离开，排除了杂散电感以及开关电流斜率对驱动网络的干扰，可以获得一个不受功率路径上大且快速变化的电流干扰的驱动信号，以此解决了由于现有技术中功率器件的电感不匹配导致开关损耗较大的问题，实现了减少功率器件的开关损耗的效果。

[0042] 在一些可选的实施方式中，如图2所示，功率半导体封装结构还可以包括栅极汇流条和栅极电阻。结合图2和图3所示，上述栅极汇流条和上述栅极电阻可以分别位于基板10上，且栅极汇流条与第一导电层40和第二导电层50间隔设置；栅极电阻的一端可以与栅极汇流条电连接，栅极电阻的另一端可以与功率模块20的栅极电连接。

[0043] 上述实施方式中，通过为功率模块20配置栅极电阻，可以使得功率模块20具有低电阻并且有助于缓冲功率模块20的栅极电流，从而防止开通电流振荡并转移驱动器的功率损耗。

[0044] 具体地，结合图1和图2所示，栅极电阻的数量可以与功率模块20中功率器件的数量一一对应。更具体地，多个功率器件具有一一对应的多个栅极，多个栅极与多个栅极电阻一一对应。并且，在多个功率器件为并联的情况下，多个栅极电阻的两端中的其中一端与多个功率器件一一对应的电连接，多个栅极电阻的两端中的另外一端可以与同一个栅极汇流条电连接。相应地，由上述内容可以得出，该具体实施方式通过为功率模块20的每个功率器件配置单独的栅极电阻，从而缓冲了每个单独功率器件的栅极电流，达到抑制栅极振荡的效果。

[0045] 可选地，上述功率半导体封装结构可以包括多个栅极汇流条，从而每个栅极汇流条可以与多个功率器件电连接。

[0046] 在此进行提及的是：一个方面，功率器件可以是绝缘栅器件。由于绝缘栅器件的栅射(或栅源)极之间是容性结构，栅极回路的寄生电感又是不可避免的，如果没有栅极电阻，那栅极回路在驱动器动脉冲的激励下要产生很强的振荡，串联栅极电阻可以衰减振荡电流。可选地，上述绝缘栅器件可以是IGBT或MOSFET；另一方面，电容电感都是无功元件，如果没有栅极电阻，驱动功率中的绝大部分将会消耗在驱动器内部的输出管上，使其温度上升很多，串联栅极电阻可以缓解驱动器内部输出管温度上升的问题。

[0047] 在一些可选的实施方式中，结合图2和图3所示，功率半导体封装结构还可以包括第三导电层60和栅极连接器。其中，第三导电层60位于基板10上，且上述第三导电层60与第一导电层40、第二导电层50以及栅极汇流条中的任意两个间隔设置；上述栅极连接器可以位于第三导电层60上，且栅极连接器还可以与栅极汇流条电连接。

[0048] 结合上述可知，在栅极汇流条与功率模块20中并联的多个功率器件的栅极分别电连接的情况下，上述栅极连接器可以通过上述第三导电层60和上述栅极汇流条与功率模块20中并联的多个功率器件电连接，从而可以使得并联的多个功率器件通过上述栅极连接器实现同步操作，从而提高功率器件的可靠性和电流均衡性等。

[0049] 可选地，如图2所示，栅极连接器的数量可以与栅极汇流条的数量一一对应，从而上述第三导电层60包括的子导电层的数量可以与栅极连接器的数量一一对应。示例性地，在上述栅极汇流条包括第一栅极汇流条和第二栅极汇流条的情况下，栅极连接器可以包括第一栅极连接器和第二栅极连接器，第三导电层60可以包括第三子导电层和第四子导电层，且第一栅极连接器位于第三子导电层上，第二栅极连接器位于第四子导电层上，从而第一栅极连接器通过第三子导电层与第一栅极汇流条电连接，第二栅极连接器通过第四子导电层与第二栅极汇流条电连接。

[0050] 可选地，结合图1、图2和图3所示，上述功率半导体器件的基板10上还可以具有分别与上述第一导电层40、第二导电层50、第三导电层60、栅极汇流条间隔设置的栅极导电层。此时，栅极电阻的一端可以通过上述栅极导电层与功率器件的栅极电连接，栅极电阻的另一端可以通过上述栅极汇流条和第三导电层60与上述栅极连接器电连接。

[0051] 在一些可选的实施方式中，结合图1、图2和图3所示，为了进行模块电气性能测试，功率半导体封装结构还可以包括第四导电层400和辅助电极。其中，上述第四导电层400可以位于基板10上，且上述第四导电层400与第一导电层40和第二导电层50间隔设置；上述辅助电极可以位于第四导电层400上，且辅助电极通过第四导电层400与第一导电层40电连接。

[0052] 可选地，结合图2和图3所示，上述第四导电层400还与上述第三导电层60、栅极汇流条以及栅极导电层分别间隔设置。

[0053] 在一些可选的实施方式中，结合图1、图2和图3所示，功率半导体封装结构还包括第五导电层500和信号组件（信号传感器）。其中，上述第五导电层500可以位于基板10上，且上述第五导电层500与第一导电层40和第二导电层50间隔设置；上述信号组件（信号传感器）可以位于第五导电层500上。

[0054] 可选地，上述第五导电层500还与上述第三导电层60、第四导电层400、栅极汇流条以及栅极导电层分别间隔设置。

[0055] 具体地，上述信号组件（信号传感器）可以包括但不限于振动传感器、温度湿度传感器和过电流传感器等。从而根据上述信号组件（信号传感器），可以用于温度测量或其他形式的内部感测，并感测从信号传感器生成的诊断信号。

[0056] 在一些可选的实施方式中，结合图1和图2所示，功率半导体封装结构还可以包括开尔文源极汇流条（源极开尔文汇流条）。该开尔文源极汇流条（源极开尔文汇流条）位于基板10上，且源极连接器（源极开尔文连接器）通过开尔文源极汇流条（源极开尔文汇流条）与开尔文源极电连接。

[0057] 具体地，在功率模块20中包括多个功率器件的情况下，多个功率器件一一对应的多个开尔文源极分别与开尔文源极汇流条（源极开尔文汇流条）电连接。

[0058] 可选地，上述开尔文源极汇流条（源极开尔文汇流条）与第一导电层40、第二导电层50、第三导电层60、第四导电层400、第五导电层500、栅极汇流条以及栅极导电层分别间隔设置。

[0059] 具体地，上述开尔文源极汇流条（源极开尔文汇流条）的数量可以与源极连接器（源极开尔文连接器）的数量一一对应。

[0060] 上述实施方式中，通过将每个功率器件的开尔文源极单独与开尔文源极汇流条（源极开尔文汇流条）电连接，可以提供开关频率，并减少晶体管的总功率损耗，降低工作温度，可以使得器件更加可靠。

[0061] 在一些可选的实施方式中，结合图2和图3所示，第一导电层40包括间隔设置的第一子导电层401和第二子导电层402，功率模块20包括多个第一功率器件（Q1、Q2、Q3、Q4、Q5和Q6）和多个第二功率器件（Q7、Q8、Q9、Q10、Q11和Q12），源极连接器（源极开尔文连接器）包括第一源极连接器和第二源极连接器；多个第一功率器件（Q1、Q2、Q3、Q4、Q5和Q6）并联连接，且每个第一功率器件（Q1、Q2、Q3、Q4、Q5和Q6）的漏极与第一子导电层401电连接，每个第一功率器件（Q1、Q2、Q3、Q4、Q5或Q6）的开尔文源极与第一源极连接器（源极开尔文连接器）电连接；多个第二功率器件（Q7、Q8、Q9、Q10、Q11和Q12）并联连接，且每个第二功率器件（Q7、Q8、Q9、Q10、Q11或Q12）的漏极与第二子导电层402电连接，每个第二功率器件（Q7、Q8、Q9、Q10、Q11或Q12）的开尔文源极与第二源极连接器（源极开尔文连接器）电连接。

[0062] 上述实施方式中，通过将多个第一功率器件（Q1、Q2、Q3、Q4、Q5和Q6）并联连接，可以使得多个第一功率器件（Q1、Q2、Q3、Q4、Q5和Q6）组成一个开关模块，记为第一开关模块；通过将多个第二功率器件（Q7、Q8、Q9、Q10、Q11和Q12）并联连接，可以使得多个第二功率器件（Q7、Q8、Q9、Q10、Q11或Q12）组成另一个开关模块，记为第二开关模块。进而由于多个第一功率器件（Q1、Q2、Q3、Q4、Q5和Q6）位于第一子导电层401上，多个第二功率器件（Q7、Q8、Q9、Q10、Q11和Q12）位于第二子导电层402上，且第一子导电层401和第二子导电层402均属于功率半导体封装结构中基板10的第一导电层40，从而上述第一开关模块和上述第二开关模块可以组成上述功率半导体封装结构中的半桥控制电路。

[0063] 对应地，上述栅极汇流条和上述开尔文源极汇流条（源极开尔文汇流条）的数量可以分别与开关模块的数量一一对应。

[0064] 当然，如图2所示，在另一些可选的实施方式中，上述功率半导体封装结构的功率模块20可以包括一个第一功率器件（Q1、Q2、Q3、Q4、Q5或Q6）和一个第二功率器件（Q7、Q8、Q9、Q10、Q11或Q12），从而第一开关模块可以由一个第一功率器件（Q1、Q2、Q3、Q4、Q5或Q6）组成，第二开关模块可以由一个第二功率器件（Q7、Q8、Q9、Q10、Q11或Q12）组成；或者，上述功率半导体封装结构的功率模块20可以包括多个第一功率器件（Q1、Q2、Q3、Q4、Q5和Q6）和一个第二功率器件（Q7、Q8、Q9、Q10、Q11或Q12），从而第一开关模块可以由多个第一功率器件（Q1、Q2、Q3、Q4、Q5和Q6）组成，第二开关模块可以由一个第二功率器件（Q7、Q8、Q9、Q10、Q11或Q12）组成；再或者，上述功率半导体封装结构的功率模块20可以包括一个第一功率器件（Q1、Q2、Q3、Q4、Q5或Q6）和多个第二功率器件（Q7、Q8、Q9、Q10、Q11和Q12），从而第一开关模块可以由一个第一功率器件（Q1、Q2、Q3、Q4、Q5或Q6）组成，第二开关模块可以由多个第二功率器件（Q7、Q8、Q9、Q10、Q11和Q12）组成。

[0065] 在一些可选的实施方式中，结合图1、图2和图3所示，互连结构30包括多个第一铜桥结构和多个第二铜桥结构；基板10还包括第六导电层600，第一导电层40、第二导电层50和第六导电层600中的任意两个间隔设置，且第六导电层600位于第一子导电层401远离第二子导电层402的一侧；第六导电层600与多个第一功率器件（Q1、Q2、Q3、Q4、Q5和Q6）通过多个第一铜桥结构电气连接，多个第一功率器件（Q1、Q2、Q3、Q4、Q5和Q6）与多个第一铜桥结构一一对应；第一子导电层401与多个第二功率器件（Q7、Q8、Q9、Q10、Q11和Q12）通过多个第二铜桥结构电气连接，多个第二功率器件（Q7、Q8、Q9、Q10、Q11和Q12）与多个第二铜桥结构一一对应。

[0066] 可选地，结合图2和图3所示，上述第六导电层600还与上述第三导电层60、上述第四导电层400、上述栅极汇流条、上述栅极导电层以及上述第五导电层500分别间隔设置。

[0067] 具体地，上述多个第一铜桥结构可以与多个第一功率器件（Q1、Q2、Q3、Q4、Q5和Q6）一一对应，上述多个第二铜桥结构可以与多个第二功率器件（Q7、Q8、Q9、Q10、Q11和Q12）一一对应。

[0068] 上述实施方式中，由于铜桥结构（第一铜桥结构和第二铜桥结构）的横截面积相较于键合线大幅增加，从而在铜桥结构的一端连接功率器件，另一端连接基板10的情况下，可以提高连接的可靠性，且还能够提升功率半导体封装结构的散热能力和载流能力，从而可以提升功率半导体封装结构的功率密度。

[0069] 在一些可选的实施方式中，结合图1和图4所示，功率半导体封装结构还包括底板80。上述底板80可以位于基板10远离功率模块20的一侧，且底板80远离基板10的一侧具有针状翅片70。

[0070] 具体地，如图1所示，底板80可以为上述功率半导体封装结构提供机械支撑，并传递功率器件产生的热量。

[0071] 可选地，如图1所示，上述底板80的材料可以包括但不限于铜和铝碳化硅等。并且，在另一些可选地实施方式中，底板80的表面还可以包括金属镀层，例如镍层。

[0072] 上述实施方式中，结合图1和图4所示，由于本申请的底板80上还具有针状翅片70（Pin fin结构），从而可以用于直接水冷，进而提高冷却效率。

[0073] 可以理解的是，结合图1、图2和图3所示，上述第一导电层40、第二导电层50、第三导电层60、第四导电层400、第五导电层500、第六导电层600、栅极汇流条、栅极导电层以及开尔文源极汇流条（源极开尔文汇流条）均可以认为是第一金属层100中的不同导电分块。

[0074] 进一步说明的是，本申请实施例中的电气连接除了采用铜桥结构连接之外，还可以是引线键合连接。

[0075] 进一步说明的是，本申请实施例中基板10与底板80之间、铜桥结构（互连结构30）与功率器件、第一金属层100中不同的各导电分块之间的互连方式分别可以包括但不限于焊接和烧结等互连工艺。示例性地，铜桥结构（互连结构30）与基板10间可以通过纳米银烧结连接，烧结连接时间不大于15秒。在一个实施例中，铜桥结构（互连结构30）与功率器件可以直接通过纳米银烧结连接，连接步骤如下：1）功率表面纳米银烧结预处理；2）基板10表面纳米银烧结预处理；3）按照铜桥结构（互连结构30）、功率器件和基板10顺序放置烧结。

[0076] 另外，在一些可选的实施方式中，结合图1和图3所示，上述功率半导体封装结构还可以包括端子90，该端子90可以是功率模块20与外电路的接口，从而为功率模块20提供电能通路及测试端口。可选地，上述端子90可以通过焊接和功率键合等方式连接到第一金属层100。

[0077] 在另一些可选的实施方式中，结合图1、图2和图5所示，本申请实施例还提供了另一种功率半导体封装结构，包括三个上述基板10，即第一基板、第二基板和第三基板，每个基板形成一个半桥控制电路，并通过焊接和烧结等连接工艺连接到金属底板80上，并被安置在绝缘外壳中，形成一个三相全桥的功率模块20；每个半桥具有单独的输入/输出电极和供电电极。该种功率半导体封装结构的绝缘外壳通过粘接等方式连接，且绝缘外壳内部至少部分填充绝缘灌封材料；每个半桥具有单独的输入/输出电极提供输入或输出功率；每个半桥还具有单独的供电电极（V+、V‑电极）提供电压供给。如图6所示，不同电极连接通过焊接和键合等连接工艺连接到基板10并从绝缘上盖延伸出来。

[0078] 从以上的描述中，可以看出，本发明上述的实施例实现了如下技术效果：

[0079] 应用本发明的技术方案，功率半导体封装结构包括基板、功率模块、互连结构和源极连接器。具体地，基板具有间隔设置的第一导电层和第二导电层，功率模块位于第一导电层上，互连结构位于功率模块远离基板的一侧，源极连接器位于第二导电层上。本申请在将功率模块和基板通过互连结构电气连接且将功率模块的漏极与第一导电层电连接的情况下，还通过第二导电层将功率模块的开尔文源极与源极连接器进行了电连接，从而可以将控制功率器件开关状态的驱动网络从功率路径分离开，排除了杂散电感以及开关电流斜率对驱动网络的干扰，可以获得一个不受功率路径上大且快速变化的电流干扰的驱动信号，以此解决了由于现有技术中功率器件的电感不匹配导致开关损耗较大的问题，实现了减少功率器件的开关损耗的效果。

[0080] 以上仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。