[0001] 本申请涉及集成电路领域，具体涉及一种相变存储器的测试结构及测试方法。

[0002] 3D PCM(三维相变存储器)是基于堆叠技术而形成的三维结构的存储器；其中，存储单元由相变材料构成，并利用相变材料在晶态和非晶态之间相互转化时所表现出来的导电性差异来存储数据。

[0003] 在3D PCM的工艺研发过程中，需要设计相应testkey(测试结构)来进行测试(例如WAT或者bench等测试)，从而，对工艺过程和电性进行监控，或者，对存储器本征特性(例如阈值电压Vt)进行研究。

[0004] 然而，随着3D PCM的stack(堆叠)层数和密度的增加，一个完整的测试结构所占用面积也逐渐加大。例如，在进行TSK设计时，如果直接设计放置完整多层stack结构，则占用较大的面积，从而影响晶圆(wafer)的空间利用率和整体的Array efficiency(阵列区效率)。由此可见，3D PCM的测试结构需要进一步进行优化，以提高晶圆的空间利用率和整体的阵列区效率。

[0033] 下面将参照附图更详细地描述本申请的示例性实施方式。虽然附图中显示了本申请的示例性实施方式，然而应当理解，可以以各种形式实现本申请，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本申请，并且能够将本申请的范围完整的传达给本领域的技术人员。

[0034] 在下文的描述中，给出了大量具体的细节以便提供对本申请更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本申请可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本申请发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。

[0035] 在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

[0036] 应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本申请必然存在第一元件、部件、区、层或部分。

[0037] 空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

[0038] 在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。对于传输线的单位“根”、“条”或“个”均代表相同的含义。

[0039] 为了能够更加详尽地了解本申请实施例的特点与技术内容，下面结合附图对本申请实施例的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本申请实施例。

[0040] 图1A、图1B和图1C是本申请实施例中的相变存储器的测试结构的可选的结构示意图。其中，图1A为俯视图，图1B为侧视图，图1C为三维立体图。

[0041] 参考图1A、图1B和图1C，相变存储器的测试结构包括：多层堆叠结构S1～S4。每层堆叠结构包括：阵列区和冗余区。其中，阵列区即为图1A和图1C中虚线框所示出的区域；冗余区即为每层堆叠结构中阵列区以外的区域。

[0042] 本申请实施例中，继续参考图1A、图1B和图1C，多层堆叠结构S1～S4沿第一方向Z错位堆叠；同时，每层堆叠结构的阵列区沿第一方向Z的投影相互重合。也就是说，多层堆叠结构S1～S4沿第一方向Z的投影并不完全重合，仅有堆叠的多层阵列区沿第一方向Z的投影相互重合。从而，堆叠的多层阵列区能够形成用于进行测试的区域，以测量相变存储器的性能。

[0043] 本申请实施例中，参考图1A和图1C，在每层堆叠结构中，冗余区包围部分阵列区，从而，冗余区能够对阵列区形成保护。例如，在集成电路制造中的切割(cut)等工艺中，冗余区能够保护阵列区，避免阵列区被切割损伤，从而保证测试能够顺利进行。

[0044] 可以理解的是，本申请实施例中提出了一种相变存储器的测试结构，对测试结构进行了优化，采用错位堆叠的方式来构建测试结构；这样，既保证了阵列区的尺寸，又缩小了测试结构整体的尺寸。相较于现有的测试结构，本申请实施例中，测试结构的长和宽能够从500～600um缩小至100～300um。

[0045] 进一步的，由于测试结构通常设置于晶圆上的切割道或者晶圆上独立特殊测试区域中，因此，缩小测试结构的尺寸，能够缩小切割道或者特殊测试区域中在晶圆上的面积占比；从而，能够提高芯片(chip)在晶圆上的面积占比，也就是说，提高了晶圆的空间利用率和整体的阵列区效率。

[0046] 在本申请的一些实施例中，参考图1A和图1C，每层堆叠结构沿第一方向Z的投影为矩形。其中，阵列区沿第一方向Z的投影为矩形；冗余区沿第一方向Z的投影为包围矩形相邻两边的L形。

[0047] 需要说明的是，在图1A和图1C中，由于遮挡关系，仅有位于最上层的堆叠结构S4的阵列区被示出；相应的，堆叠结构S1～S3的阵列区则位于堆叠结构S4的阵列区的正下方，被遮挡而未被示出。

[0048] 可以理解的是，在每层堆叠结构中，划分出矩形的阵列区以及L形的冗余区，使得冗余区包围着部分阵列区。这样，在采用错位堆叠的多层堆叠结构中，能够尽可能减少所有的冗余区的投影所占的面积，从而，在保证了阵列区的尺寸的情况下，尽可能地缩小了测试结构整体的尺寸。

[0049] 在本申请的一些实施例中，参考图1C，相邻两层堆叠结构，其沿第一方向Z的投影呈90°或180°旋转角。例如，将堆叠结构S1～S4阵列区的投影的中心点作为旋转中心，那么，堆叠结构S1的投影顺时针旋转90°可以得到堆叠结构S2的投影，堆叠结构S2的投影顺时针旋转180°可以得到堆叠结构S3的投影，堆叠结构S3的投影逆时针旋转90°可以得到堆叠结构S4的投影。

[0050] 可以理解的是，每层堆叠结构中，冗余区包围部分阵列区，进而，在构建多层堆叠结构时，将相邻两层堆叠结构按照一定角度旋转。这样，一方面，保证了错位堆叠的多层堆叠结构的稳定性，避免多层堆叠结构发生坍塌；另一方面，在多层堆叠结构的阵列区的外围，形成了一圈冗余区，使得冗余区能够对阵列区形成充分的保护，从而保证测试能够顺利进行。

[0051] 在本申请的一些实施例中，每层堆叠结构包括：位线层和字线层。位线层和字线层，分别位于每层堆叠结构沿第一方向相对的两面。

[0052] 图2示出了每层堆叠结构中的位线BL、字线WL和相变存储器PCM。参考图2，在相变存储器中，位线BL和字线WL分别位于两层(位线层和字线层)。进而，位线BL和字线WL分别沿两个方向延伸；位线BL和字线WL的交叉位置处则设置相变存储器PCM。通过改变位线BL和字线WL的电压，可以将相变存储器PCM的相变材料在晶态和非晶态之间切换，从而存储数据“1”或“0”。

[0053] 在本申请的一些实施例中，位线层包括：多个位线区；字线层包括：多个字线区。

[0054] 图3A、图3B、图3C和图3D分别示出了堆叠结构S1至S4。下面以图3A为例进行说明，图3B、图3C和图3D可以参照图3A进行理解。

[0055] 参考图3A，多个字线区均沿第二方向X延伸，且相邻两个字线区错位排布；多个位线区均沿第三方向Y延伸，且相邻两个位线区错位排布。第二方向X和第三方向Y相交；并且，第二方向X和第三方向Y，均垂直于第一方向Z。

[0056] 进一步的，每个字线区中，设置沿第二方向X延伸的多条字线WL；每个位线区中，设置沿第三方向Y延伸的多条位线BL。需要说明的是，在图3A中，每个字线区中示例性设置两条字线WL，每个位线区中示例性设置两条位线BL，这并不是对本申请的限定。

[0057] 可以理解的是，相邻两个字线区错位排布，以及，相邻两个位线区错位排布。这样，一方面，保证了阵列区中形成足够的存储阵列；另一方面，在错位排布的空隙处，能够形成接触结构(contact)。从而，在保证了测试结构的性能的情况下，尽可能地缩小了测试结构整体的尺寸。

[0058] 在本申请的一些实施例中，参考图3A，每个位线区的至少部分区域和每个字线区的至少部分区域，属于冗余区。也就是说，每个位线区和每个字线区，均至少有部分区域位于阵列区以外。这样，位于阵列区以外的部分区域，可以形成接触结构，从而保证了位于不同堆叠结构中的字线和位线之间的电连接。

[0059] 图3A、图3B、图3C和图3D中的堆叠结构S1至S4沿第一方向Z错位堆叠后，形成的结构如图4所示。

[0060] 参考图4，每层堆叠结构的阵列区沿第一方向Z的投影相互重合。在多层堆叠结构的阵列区的外围，形成了一圈冗余区。

[0061] 在本申请的一些实施例中，相邻两层堆叠结构的位线区相互接近，同时，分别位于相邻两层堆叠结构中的两条位线，相互并联。或者，相邻两层堆叠结构的字线区相互接近，同时，分别位于相邻两层堆叠结构中的两条字线，相互并联。其中，相互并联的两条位线或者两条字线，会具有相同的电压，传输相同的电信号。

[0062] 在本申请的一些实施例中，相互并联的两条位线，沿第一方向Z相互接触。相互并联的两条字线，沿第一方向Z相互接触。

[0063] 参考图5A，字线WL1和WL2分别位于相邻两层堆叠结构中，字线WL1和WL2相互接触，从而相互并联。

[0064] 相应的，参考图5B，位线BL1和BL2分别位于相邻两层堆叠结构中，位线BL1和BL2相互接触，从而相互并联。

[0065] 图6是本申请实施例提供的相变存储器的测试方法的可选的流程示意图，该测试方法可用于对前述实施例的测试结构进行测试。如图6所示，测试方法包括步骤S101～S103，将结合各步骤进行说明。

[0066] S101、将测试结构的阵列区划分为多个测试区域。

[0067] 本申请实施例中，参考图8，测试结构的阵列区被划分为多个测试区域，每个测试区域中标识有阻值。其中，阻值可以通过测量位线或者字线的电阻而得到。

[0068] S102、在多个测试区域中，选择阻值不同的若干个目标测试区域。

[0069] 本申请实施例中，可以在划分出多个测试区域中，选择阻值不同的若干个目标测试区域，例如，可以选择3～8个目标测试区域以进行测试。参考图8，虚线圈出的5个测试区域，即被选择为目标测试区域。

[0070] S103、在每个目标测试区域中，选择至少一条目标位线和至少一条目标字线进行测试，得到目标器件的测试结果。

[0071] 本申请实施例中，在选择出若干个目标测试区域后，可以对每个目标测试区域进行测试。其中，可以通过引线(包括位线和字线)进行测试，也可以通过PAD(焊盘)进行测试。

[0072] 如图9所示例，在每个目标测试区域中，选择了两条目标WL(字线)和两条目标BL(位线)来进行测试，那么，两条目标WL和两条目标BL的交叉位置便有4个目标器件。进而，如果选择了5个目标测试区域，那么，对于每层测试结构，则可以得到20个目标器件的测试结果。

[0073] 需要说明的是，对于多层堆叠结构，在测试其中一层堆叠结构时，其余层的堆叠结构可以作为辅助层(dummy)。辅助层不影响测试结果。例如，对堆叠结构S1进行测试时，堆叠结构S2～S4作为辅助层，以此类推。

[0074] 在本申请的一些实施例中，可以通过图7示出的步骤S201～S203来实现图6示出的步骤S103，将结合各步骤进行说明。

[0075] S201、在目标位线上施加恒定电压。

[0076] S202、在目标字线上施加递增电压脉冲，并测试目标位线上的电流。

[0077] S203、基于目标位线上的电流，确定目标器件的阈值电压。

[0078] 本申请实施例中，可以通过选取不同的目标WL/目标BL，来依次测试每一个目标器件。针对每一个目标器件，可以在目标BL上施加恒定电压(例如‑2～‑3V)；进而，在目标WL上施加递增电压脉冲，例如，起始电压0V，终止电压4～5V，递增步进0.1V，限流1e‑4～1.5e‑4A；同时，测量目标BL上的电流。如果目标WL上的电压脉冲递增一级，导致对应的目标BL上的电流增大了10倍，且大于1e‑5，则可以判断递增前的电压为阈值电压Vt。

[0079] 需要说明的是，测试完阈值电压Vt_Forming后相变存储器件会被置到Set态，可以使用步骤S201～S203相同的方法来测试阈值电压Vt_Set。

[0080] 还需要说明的是，施加重置电压脉冲可以将相变存储器件操作到Reset态。为了保证对不同的器件都能充分置于Reset态，可以使用8～9V以及50～60ns的脉冲操作数次(如五次)，然后，可以使用步骤S201～S203相同的方法来测试阈值电压Vt_Reset。

[0081] 在本申请的一些实施例中，可以通过步骤S301来实现图6示出的步骤S102，将结合各步骤进行说明。

[0082] S301、将位于阵列区的边角位置的测试区域选择为目标测试区域。

[0083] 本申请实施例中，参考图8，可以选择位于阵列区的边角位置的4个测试区域作为目标测试区域，其阻值分别为13、21、34和42。

[0084] 可以理解的是，选择位于阵列区的边角位置的测试区域，作为目标测试区域，这样，可以保证测试能够覆盖更大的范围，从而，使得测试结果更加全面。

[0085] 需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。

[0086] 上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。本申请所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。本申请所提供的几个产品实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的产品实施例。本申请所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。

[0087] 以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。