技术领域
[0001] 本申请涉及计算机技术领域，特别涉及一种服务器及计算系统。
相关背景技术
[0002] 目前，服务器架构通常是一体机模式，即：处理器和GPU等外围PCIe（Peripheral Component Interconnect express，一种高速串行计算机扩展总线标准）设备构成一个整体，搭配关系相对固定。一体机模式的服务器的算力固定，当服务器用于模型训练和推理环境时，可能因算力不足导致计算周期增加，难以满足高实时计算的需求。
[0003] 因此，如何提高服务器算力，是本领域技术人员需要解决的问题。
具体实施方式
[0040] 下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实例，都属于本申请保护的范围。
[0041] 目前，服务器架构通常是一体机模式，即：处理器和GPU等外围PCIe设备构成一个整体，搭配关系相对固定。一体机模式的服务器的算力固定，当服务器用于模型训练和推理环境时，可能因算力不足导致计算周期增加，难以满足高实时计算的需求。为此，本申请提供了一种服务器设计方案，能够提高服务器算力。
[0042] 参见图1所示，本申请实施例公开了一种服务器，包括：机头和至少两个设备组。机头包括：多个第一连接器，以及与多个第一连接器连接的第一控制器、时钟控制器和第二控制器；任意设备组包括：多个计算设备和多个第二连接器；任意设备组的至少一个第二连接器连接于机头中的至少一个第一连接器。例如：一个设备组的两个第二连接器连接于机头中的两个第一连接器，那么该设备组通过两条连接线路与机头通信。可见，一个设备组与机头之间至少有一条连接线路。本示例中，第一连接器与第二连接器可以为CDFP（400 Gbps form‑Factor Pluggable）连接器，那么二者之间的连接线路为CDFP线缆，每根CDFP线缆可以传输1组x16的PCIe信号以及管理控制信号。CDFP连接器为：一种高速可插拔连接器。CDFP是一种用于热插拔模块的协议规范。
[0043] 其中，第一控制器用于：对至少两个设备组中的目标设备组进行在位检测；时钟控制器用于：对目标设备组进行时钟控制；第二控制器用于：与目标设备组进行通信控制。
[0044] 在一种实施方式中，连接于任意第二连接器的第一连接器用于：利用多个信号值，作为当前第二连接器所属设备组的身份标识序列；不同设备组的身份标识序列不同；相应地，当前第二连接器用于：对多个信号值做强上拉，获得身份标识序列。利用多个信号值，作为当前第二连接器所属设备组的身份标识序列时，可设定3个信号值，具体可参照表2。
[0045] 在一种实施方式中，当前第二连接器连接于自身所属设备组中的第二基板管理控制器；相应地，当前第二连接器用于：发送身份标识序列至第二基板管理控制器；相应地，第二基板管理控制器用于：对身份标识序列进行逻辑运算，得到当前第二连接器所属设备组的总线地址；不同设备组的总线地址不同。
[0046] 在一种实施方式中，第二基板管理控制器用于：按照预设策略计算身份标识序列的整数倍，得到当前第二连接器所属设备组的总线地址。
[0047] 在一种实施方式中，机头包括：至少一个处理器，至少一个处理器连接于至少一个第一连接器；至少一个处理器中的任意处理器用于：根据单个第一连接器支持的带宽大小和当前处理器支持的带宽大小，确定当前处理器所连接的第一连接器的数量。
[0048] 在一种实施方式中，至少一个处理器中的任意处理器连接四个第一连接器。
[0049] 在一种实施方式中，机头还包括：第一基板管理控制器；第一基板管理控制器连接于第一控制器、时钟控制器和第二控制器；相应地，第一基板管理控制器用于：向第一控制器发送在位检测控制信号；向时钟控制器发送时钟控制信号；向第二控制器发送通信控制信号；相应地，第一控制器用于：根据在位检测控制信号检测目标设备组的开机完成信号和在位信号，并收集已在位的目标设备组的设备组信息，发送设备组信息至第一基板管理控制器；相应地，第一基板管理控制器，用于：存储设备组信息；相应地，时钟控制器用于：根据时钟控制信号控制目标设备组中各计算设备的时钟复位信号；相应地，第二控制器用于：根据通信控制信号与目标设备组进行通信控制。
[0050] 可见，本实施例提供的服务器由一个机头连接至少两个设备组，实现了机头和设备组的扩展性和可拆卸性连接；并且，机头中的第一控制器、时钟控制器和第二控制器，对各个设备组进行在位检测、时钟控制和通信控制，实现了对设备组的全方位管理和管控，结合机头与多设备组的架构，提升了服务器的计算能力，适用于运行高实时性和高算力的任务。
[0051] 请参见图2，一个机头设8个CDFP连接器，每两个CDFP连接器连接于一个BOX（即设备组）上的两个CDFP连接器。当然，BOX端（即设备组端）可以通过PCIe Switch来进行拓展，BOX的上行端口可以不与机头一一对应。BOX的上行端口数量（对应CDFP连接器数量）可以有8个、4个、2个或1个。
[0052] 本示例以机头端出8根线缆为例，机头端的8个CDFP连接器对应CDFP0‑CDFP7，BOX端的CDFP连接器从0开始编号，当搭配1个BOX时，每个BOX可通过8根及以下数量的线缆连接；当搭配2个BOX时，每个BOX可通过4根及以下数量的线缆连接；当搭配4个BOX时，每个BOX可通过2根及以下数量的线缆连接；当搭配8个BOX时，每个BOX通过1根线缆连接。具体的连接可参照表1。
[0053] 表1
[0054]
[0055] 表1中，“BOX1 CDFP0”表示：BOX1的CDFP0连接于机头的CDFP0；参照表中第二行可知：BOX1的CDFP0 CDFP7分别对应连接机头的CDFP0 CDFP7，也即：单BOX时，BOX1和机头之间~ ~连接8根线缆。相应地，参照表中第三行可知：BOX1的CDFP0 CDFP3分别对应连接机头的~
CDFP0、CDFP2、CDFP4和CDFP6；BOX2的CDFP0 CDFP3分别对应连接机头的CDFP1、CDFP3、CDFP5~
和CDFP7，也即：双BOX时，BOX1和机头之间连接4根线缆；BOX2和机头之间连接4根线缆。其他以此类推，在此不再赘述。其中，对于每个BOX而言，可以设定其与机头之间的任意一条线路用于配置管理BOX。
[0056] 如上，单BOX的上行端口可以有8个、4个、2个或1个；双BOX的上行端口可以有4个、2个或1个；4BOX的上行端口可以有2个或1个；8BOX的上行端口可以有1个。
[0057] 本示例中，在机头端每个CDFP线缆中设3个BOX ID引脚，对应着3个BOX ID信号，具体请参见表2。
[0058] 表2
[0059]
[0060] 表2所示BOX ID信号（即BOX的身份标识序列）参照如下得到：在机头中，BOX ID信号直接做上下拉。ID为0的信号，在机头端做强下拉，BOX无法做强上拉；ID为1的信号，在机头端做弱下拉，BOX能做强上拉。而在BOX中，3个ID信号均做强上拉，这样既可以将ID信号的电平准确传输至BOX，也可避免机头漏电到BOX。
[0061] 在BOX内部，BOX ID信号连接至每个BOX各自BMC（即第二基板管理控制器）中的GPIO管脚，用于BOX来识别各自的序号：BOX ID。BOX的BMC可根据获取到的BOX ID信息，对ID进行计算，如对ID乘以2，得到一个计算结果作为各自的I2C地址（一个7位二进制数），以确保各BOX的BMC I2C总线地址是不同的，防止因地址冲突发生故障。
[0062] 此外，BOX的Power Enable信号，即开机信号，从机头端分别给到8个CDFP连接器，以便CDFP连接器接到BOX时，可以给到BOX开机的信号。
[0063] 请参见图3，BOX的Power Good信号和Present信号，即开机完成信号和在位信号，这两个信号分别由每个BOX通过CDFP线缆给到机头，通过IO Expander（即：第一控制器）将信号传输至机头BMC。机头BMC（即第一基板管理控制器）可以通过在位的BOX数量和开机完成的BOX数量，确认当前服务器是几台BOX的模式，并将信息传输至BOX的BMC。具体可以同步到所有BOX的BMC进行存储和信息展示。其中，BOX和机头相互检测对方的Present信号。BOX的Power Good信号由BOX开机后传输给机头。BOX开机后，由机头发给BOX一个PCIe Reset信号。
[0064] 请参见图4，为实现机头与BOX BMC之间的IPMB（Intelligent Platform Management BUS，智能平台管理总线）通信功能，从机头BMC给出I2C信号，在机头内部经过I2C Switch（第二控制器），分为8路I2C信号给到BOX的BMC，以实现此功能。其中，I2C Switch用于实现机头与BOX之间的数据交互，如：向BOX传输任务数据等。
[0065] 相应地，机头BMC还可以连接CPLD（Complex Programmable Logic Device，复杂可编程逻辑器件），CPLD（即时钟控制器）连接机头的8个CDFP连接器，由此实现：对BOX中PCIe Reset信号和100M时钟信号的控制。PCIe Reset信号由机头给出，控制BOX内GPU、网卡、内存和硬盘等PCIe设备的复位信号。100M时钟信号通常是GPU等PCIe设备所需，由机头Clock Buffer（时钟缓存）给出，以满足BOX对时钟信号需求。这两种信号均需在机头内分作8路，给到对应的8个CDFP连接器。
[0066] 需要说明的是，一个BOX中可以包括：至少一个计算设备（如GPU）、网卡、内存和硬盘等PCIe设备。因此单个BOX，也就是单个设备组，可作为加速设备使用，那么多个BOX互联，可构成加速池；该加速池可以连接一个或多个机头。
[0067] 可见，在本实施例中，在机头与BOX之间布设线缆互联，机头最多可以出8根高速线缆与多台BOX互联；在机头内部，每根高速线缆设置三位BOX ID信号，8根线缆对应8个三位二进制数的ID，从000到111；BOX ID在机头内直接做强弱下拉，在BOX内上拉，在BOX与机头确认接线位置后，就确认了唯一的BOX ID。机头与各BOX之间的IPMB通信，通过机头与BOX的BMC的I2C信号实现，BOX的BMC通过不同的BOX ID信息，自动计算生成不同的总线地址；BOX的Power Good信号和Present信号通过各线缆给到机头，经过IO Expander传输至机头BMC。BOX的Power Enable信号、PCIe Reset信号和100M时钟信号通过线缆从机头处获得，机头可通过以上三种信号实现BOX的对应功能。该实施例实现的一主多从的服务器硬件架构，单机头可搭配多个BOX，利用单机头实现了对1‑8台BOX机器的管理控制，满足了AI服务器对灵活且庞大的GPU算力集群的需求，增强了AI服务器的可扩展性。基于此硬件设计的服务器架构，节省了不必要的复杂计算资源，提高了算力密度，减小了能源消耗，降本增效，低碳环保。而且多模块化的系统组成，便于后期维护更换，降低运维成本。
[0068] 下面对本申请实施例提供的一种计算系统进行介绍，下文描述的一种计算系统与本文描述的其他实施例可以相互参照。
[0069] 本申请实施例公开了一种计算系统，包括：至少一个前述任一项的服务器。
[0070] 在一种实施方式中，不同服务器之间通过交换设备进行通信。
[0071] 在一种实施方式中，计算系统中的各服务器构成分布式计算系统。
[0072] 本实施例中的服务器包括：机头和至少两个设备组；机头包括：多个第一连接器，以及与多个第一连接器连接的第一控制器、时钟控制器和第二控制器；任意设备组包括：多个计算设备和多个第二连接器；任意设备组的至少一个第二连接器连接于机头中的至少一个第一连接器。
[0073] 其中，第一控制器用于：对至少两个设备组中的目标设备组进行在位检测；时钟控制器用于：对目标设备组进行时钟控制；第二控制器用于：与目标设备组进行通信控制。
[0074] 在一种实施方式中，连接于任意第二连接器的第一连接器用于：利用多个信号值，作为当前第二连接器所属设备组的身份标识序列；不同设备组的身份标识序列不同；相应地，当前第二连接器用于：对多个信号值做强上拉，获得身份标识序列。利用多个信号值，作为当前第二连接器所属设备组的身份标识序列时，可设定3个信号值，具体可参照表2。
[0075] 在一种实施方式中，当前第二连接器连接于自身所属设备组中的第二基板管理控制器；相应地，当前第二连接器用于：发送身份标识序列至第二基板管理控制器；相应地，第二基板管理控制器用于：对身份标识序列进行逻辑运算，得到当前第二连接器所属设备组的总线地址；不同设备组的总线地址不同。
[0076] 在一种实施方式中，第二基板管理控制器用于：按照预设策略计算身份标识序列的整数倍，得到当前第二连接器所属设备组的总线地址。
[0077] 在一种实施方式中，机头包括：至少一个处理器，至少一个处理器连接于至少一个第一连接器；至少一个处理器中的任意处理器用于：根据单个第一连接器支持的带宽大小和当前处理器支持的带宽大小，确定当前处理器所连接的第一连接器的数量。
[0078] 在一种实施方式中，至少一个处理器中的任意处理器连接四个第一连接器。
[0079] 在一种实施方式中，机头还包括：第一基板管理控制器；第一基板管理控制器连接于第一控制器、时钟控制器和第二控制器；相应地，第一基板管理控制器用于：向第一控制器发送在位检测控制信号；向时钟控制器发送时钟控制信号；向第二控制器发送通信控制信号；相应地，第一控制器用于：根据在位检测控制信号检测目标设备组的开机完成信号和在位信号，并收集已在位的目标设备组的设备组信息，发送设备组信息至第一基板管理控制器；相应地，第一基板管理控制器，用于：存储设备组信息；相应地，时钟控制器用于：根据时钟控制信号控制目标设备组中各计算设备的时钟复位信号；相应地，第二控制器用于：根据通信控制信号与目标设备组进行通信控制。
[0080] 其中，关于本实施例中各个模块、单元更加具体的工作过程可以参考前述实施例中公开的相应内容，在此不再进行赘述。
[0081] 可见，本实施例提供了一种计算系统，能够支持较大规模的模型训练和推理场景的运算。
[0082] 下面对本申请实施例提供的一种电子设备进行介绍，下文描述的一种电子设备与本文描述的其他实施例可以相互参照。该电子设备可以为前述实施例中的任意功能模块，如：第一连接器、第二连接器、第一控制器或机头中的处理器等。
[0083] 本申请实施例公开了一种电子设备，包括：
[0084] 存储器501，用于保存计算机程序；
[0085] 处理器502，用于执行所述计算机程序，以实现上述任意实施例公开的方法。
[0086] 在本实施例中，所述处理器执行所述存储器中保存的计算机程序时，可以具体实现以下步骤：对至少两个设备组中的目标设备组进行在位检测。
[0087] 在本实施例中，所述处理器执行所述存储器中保存的计算机程序时，可以具体实现以下步骤：对目标设备组进行时钟控制。
[0088] 在本实施例中，所述处理器执行所述存储器中保存的计算机程序时，可以具体实现以下步骤：与目标设备组进行通信控制。
[0089] 在本实施例中，所述处理器执行所述存储器中保存的计算机程序时，可以具体实现以下步骤：利用多个信号值，作为当前第二连接器所属设备组的身份标识序列；不同设备组的身份标识序列不同。
[0090] 在本实施例中，所述处理器执行所述存储器中保存的计算机程序时，可以具体实现以下步骤：对多个信号值做强上拉，获得身份标识序列。利用多个信号值，作为当前第二连接器所属设备组的身份标识序列时，可设定3个信号值，具体可参照表2。
[0091] 在本实施例中，所述处理器执行所述存储器中保存的计算机程序时，可以具体实现以下步骤：发送身份标识序列至第二基板管理控制器。
[0092] 在本实施例中，所述处理器执行所述存储器中保存的计算机程序时，可以具体实现以下步骤：对身份标识序列进行逻辑运算，得到当前第二连接器所属设备组的总线地址；不同设备组的总线地址不同。
[0093] 在本实施例中，所述处理器执行所述存储器中保存的计算机程序时，可以具体实现以下步骤：按照预设策略计算身份标识序列的整数倍，得到当前第二连接器所属设备组的总线地址。
[0094] 在本实施例中，所述处理器执行所述存储器中保存的计算机程序时，可以具体实现以下步骤：根据单个第一连接器支持的带宽大小和当前处理器支持的带宽大小，确定当前处理器所连接的第一连接器的数量。
[0095] 在本实施例中，所述处理器执行所述存储器中保存的计算机程序时，可以具体实现以下步骤：向第一控制器发送在位检测控制信号；向时钟控制器发送时钟控制信号；向第二控制器发送通信控制信号。
[0096] 在本实施例中，所述处理器执行所述存储器中保存的计算机程序时，可以具体实现以下步骤：根据在位检测控制信号检测目标设备组的开机完成信号和在位信号，并收集已在位的目标设备组的设备组信息，发送设备组信息至第一基板管理控制器。
[0097] 在本实施例中，所述处理器执行所述存储器中保存的计算机程序时，可以具体实现以下步骤：存储设备组信息。
[0098] 在本实施例中，所述处理器执行所述存储器中保存的计算机程序时，可以具体实现以下步骤：根据时钟控制信号控制目标设备组中各计算设备的时钟复位信号。
[0099] 在本实施例中，所述处理器执行所述存储器中保存的计算机程序时，可以具体实现以下步骤：根据通信控制信号与目标设备组进行通信控制。
[0100] 进一步的，本申请实施例还提供了一种电子设备。其中，上述电子设备既可以是如图6所示的服务器，也可以是如图7所示的终端。图6和图7均是根据一示例性实施例示出的电子设备结构图，图中的内容不能被认为是对本申请的使用范围的任何限制。
[0101] 图6为本申请实施例提供的一种服务器的结构示意图。该服务器具体可以包括：至少一个处理器、至少一个存储器、电源、通信接口、输入输出接口和通信总线。其中，所述存储器用于存储计算机程序，所述计算机程序由所述处理器加载并执行，以实现前述任一实施例公开的通信中的相关步骤。
[0102] 本实施例中，电源用于为服务器上的各硬件设备提供工作电压；通信接口能够为服务器创建与外界设备之间的数据传输通道，其所遵循的通信协议是能够适用于本申请技术方案的任意通信协议，在此不对其进行具体限定；输入输出接口，用于获取外界输入数据或向外界输出数据，其具体的接口类型可以根据具体应用需要进行选取，在此不进行具体限定。
[0103] 另外，存储器作为资源存储的载体，可以是只读存储器、随机存储器、磁盘或者光盘等，其上所存储的资源包括操作系统、计算机程序及数据等，存储方式可以是短暂存储或者永久存储。
[0104] 其中，操作系统用于管理与控制服务器上的各硬件设备以及计算机程序，以实现处理器对存储器中数据的运算与处理，其可以是Windows Server、Netware、Unix、Linux等。计算机程序除了包括能够用于完成前述任一实施例公开的通信方法的计算机程序之外，还可以进一步包括能够用于完成其他特定工作的计算机程序。数据除了可以包括应用程序的更新信息等数据外，还可以包括应用程序的开发商信息等数据。
[0105] 图7为本申请实施例提供的一种终端的结构示意图，该终端具体可以包括但不限于智能手机、平板电脑、笔记本电脑或台式电脑等。
[0106] 通常，本实施例中的终端包括有：处理器和存储器。
[0107] 其中，处理器可以包括一个或多个处理核心，比如4核心处理器、8核心处理器等。处理器可以采用DSP（Digital Signal Processing，数字信号处理）、FPGA（Field－Programmable Gate Array，现场可编程门阵列）、PLA（Programmable Logic Array，可编程逻辑阵列）中的至少一种硬件形式来实现。处理器也可以包括主处理器和协处理器，主处理器是用于对在唤醒状态下的数据进行处理的处理器，也称CPU（Central Processing Unit，中央处理器）；协处理器是用于对在待机状态下的数据进行处理的低功耗处理器。在一些实施例中，处理器可以在集成有GPU（Graphics Processing Unit，图像处理器），GPU用于负责显示屏所需要显示的内容的渲染和绘制。一些实施例中，处理器还可以包括AI（Artificial Intelligence，人工智能）处理器，该AI处理器用于处理有关机器学习的计算操作。
[0108] 存储器可以包括一个或多个计算机非易失性存储介质，该计算机非易失性存储介质可以是非暂态的。存储器还可包括高速随机存取存储器，以及非易失性存储器，比如一个或多个磁盘存储设备、闪存存储设备。本实施例中，存储器至少用于存储以下计算机程序，其中，该计算机程序被处理器加载并执行之后，能够实现前述任一实施例公开的由终端侧执行的通信方法中的相关步骤。另外，存储器所存储的资源还可以包括操作系统和数据等，存储方式可以是短暂存储或者永久存储。其中，操作系统可以包括Windows、Unix、Linux等。数据可以包括但不限于应用程序的更新信息。
[0109] 在一些实施例中，终端还可包括有显示屏、输入输出接口、通信接口、传感器、电源以及通信总线。
[0110] 本领域技术人员可以理解，图7中示出的结构并不构成对终端的限定，可以包括比图示更多或更少的组件。
[0111] 下面对本申请实施例提供的一种非易失性存储介质进行介绍，下文描述的一种非易失性存储介质与本文描述的其他实施例可以相互参照。
[0112] 一种非易失性存储介质，用于保存计算机程序，其中，所述计算机程序被处理器执行时实现前述实施例公开的通信方法。其中，非易失性存储介质为计算机可读的非易失性存储介质，其作为资源存储的载体，可以是只读存储器、随机存储器、磁盘或者光盘等，其上所存储的资源包括操作系统、计算机程序及数据等，存储方式可以是短暂存储或者永久存储。
[0113] 在本实施例中，所述处理器执行所述非易失性存储介质中保存的计算机程序时，可以具体实现以下步骤：对目标设备组进行时钟控制。
[0114] 在本实施例中，所述处理器执行所述非易失性存储介质中保存的计算机程序时，可以具体实现以下步骤：与目标设备组进行通信控制。
[0115] 在本实施例中，所述处理器执行所述非易失性存储介质中保存的计算机程序时，可以具体实现以下步骤：利用多个信号值，作为当前第二连接器所属设备组的身份标识序列；不同设备组的身份标识序列不同。
[0116] 在本实施例中，所述处理器执行所述非易失性存储介质中保存的计算机程序时，可以具体实现以下步骤：对多个信号值做强上拉，获得身份标识序列。利用多个信号值，作为当前第二连接器所属设备组的身份标识序列时，可设定3个信号值，具体可参照表2。
[0117] 在本实施例中，所述处理器执行所述非易失性存储介质中保存的计算机程序时，可以具体实现以下步骤：发送身份标识序列至第二基板管理控制器。
[0118] 在本实施例中，所述处理器执行所述非易失性存储介质中保存的计算机程序时，可以具体实现以下步骤：对身份标识序列进行逻辑运算，得到当前第二连接器所属设备组的总线地址；不同设备组的总线地址不同。
[0119] 在本实施例中，所述处理器执行所述非易失性存储介质中保存的计算机程序时，可以具体实现以下步骤：按照预设策略计算身份标识序列的整数倍，得到当前第二连接器所属设备组的总线地址。
[0120] 在本实施例中，所述处理器执行所述非易失性存储介质中保存的计算机程序时，可以具体实现以下步骤：根据单个第一连接器支持的带宽大小和当前处理器支持的带宽大小，确定当前处理器所连接的第一连接器的数量。
[0121] 在本实施例中，所述处理器执行所述非易失性存储介质中保存的计算机程序时，可以具体实现以下步骤：向第一控制器发送在位检测控制信号；向时钟控制器发送时钟控制信号；向第二控制器发送通信控制信号。
[0122] 在本实施例中，所述处理器执行所述非易失性存储介质中保存的计算机程序时，可以具体实现以下步骤：根据在位检测控制信号检测目标设备组的开机完成信号和在位信号，并收集已在位的目标设备组的设备组信息，发送设备组信息至第一基板管理控制器。
[0123] 在本实施例中，所述处理器执行所述非易失性存储介质中保存的计算机程序时，可以具体实现以下步骤：存储设备组信息。
[0124] 在本实施例中，所述处理器执行所述非易失性存储介质中保存的计算机程序时，可以具体实现以下步骤：根据时钟控制信号控制目标设备组中各计算设备的时钟复位信号。
[0125] 在本实施例中，所述处理器执行所述非易失性存储介质中保存的计算机程序时，可以具体实现以下步骤：根据通信控制信号与目标设备组进行通信控制。
[0126] 下面对本申请实施例提供的一种计算机程序产品进行介绍，下文描述的一种计算机程序产品与本文描述的其他实施例可以相互参照。
[0127] 一种计算机程序产品，包括计算机程序/指令，该计算机程序/指令被处理器执行时实现前述公开的通信方法的步骤。
[0128] 本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。
[0129] 结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器（RAM）、内存、只读存储器（ROM）、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD‑ROM、或技术领域内所公知的任意其它形式的非易失性存储介质中。
[0130] 本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
