技术领域
[0001] 本申请涉及无人飞行器的技术领域，具体而言，涉及一种无人飞行器的电路集成微系统、制造方法及无人飞行器。
相关背景技术
[0002] 无人飞行器是一种通过遥控或自主飞行控制的无人飞行系统，广泛应用于多个领域，例如农业、医疗、环境监测、物流、交通运输等多个方面。
[0003] 无人飞行器包括中大型无人飞行器和小型无人飞行器(如体积小、功耗低的纳型无人飞行器)。由于中大型无人飞行器的机身尺寸较大，使得其电路控制系统部分可以具有较为富裕的机身处置空间和充足的能源供给。以及中大型无人飞行器可以搭载高性能处理器，使得中大型无人飞行器可以实现如自主避障飞行和航路动态规划等多个复杂任务。
[0004] 而对于一些中大型无人飞行器无法进入的受限环境(如狭小的室内、管道、丛林等作业环境)，小型无人飞行器具有独特的尺寸优势。小型无人飞行器可以在受限环境中灵活运动。
[0005] 但发明人发现，现有技术中，由于小型无人飞行器的自身尺寸的限制，其电路控制系统部分的机身处置空间和能源供给方面也会同时受到限制，使得其不易具备高性能感知和高计算能力来支持其完成较为复杂的自主任务。以及由于小型无人飞行器的应用环境的限制，使得小型无人飞行器无法使用全球卫星定位系统，而使得小型无人飞行器的自主导航定位相对困难，而使得小型无人飞行器只能近距离执行一些相对简单的任务。
[0006] 因此，如何在保证小型无人飞行器的自身尺寸的情况下，提高小型无人飞行器的高性能感知能力、计算能力和控制能力，以使得小型无人飞行器可以在一些受限环境中也可以自主执行较为复杂的任务是需要解决的技术问题。
具体实施方式
[0055] 下面结合本申请实施例中的附图，对本申请的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0056] 中大型无人飞行器可以通过高性能传感器获取环境信息并结合高算力的处理器进行人工智能和导航算法部署，使得其具备自主决策能力，从而实现无人干预的全天候自主导航、自主飞行和自主决策等任务。
[0057] 然而，由于高性能传感器及高算力的处理器通常所需的机身处置空间较大，并且运行人工智能和导航算法的过程中会消耗大量的计算资源和能量。
[0058] 而小型无人飞行器的整机的体积和重量、计算能力和能源供给均受到一定的限制，使得应用于中大型无人飞行器的自主导航、自主飞行和自主决策等相关技术无法完全在小型无人飞行器上实施。从而使得小型无人飞行器不能执行复杂任务，小型无人飞行器仅能够通过地面遥控来执行一些简单任务，并且只能在合适的环境条件下进行较近距离遥控避障飞行，很难在受限环境中自主执行复杂任务。
[0059] 如果在较大尺寸的基板上布置具有完整功能系统的芯片，则必然需要扩大小型飞行器的自身尺寸，而较大的机身尺寸又并不能克服受限环境的限制。
[0060] 目前在一些试验性的技术方案中，现有技术将系统功能的模块设计于单块特制芯片或少量特制芯片，单块特制芯片可以有多层特殊结构设计以容纳更多系统功能，然后使用符合一般受限环境空间大小的一块基板，搭载特制芯片，以完成专属于特制芯片的系统集成。
[0061] 然而，发明人发现，特制芯片需要面临开发设计专属的芯片架构的成本、开发设计实现系统必要功能的芯片区域和单芯片内部结构的成本、获取大量知识产权的授权成本等令小型无人飞行器的厂商难以承受的巨额开发成本。因此，很难采用特制芯片的技术方案解决因机身限制导致难以实现小型无人飞行器功能的问题。
[0062] 在另一些试验性的技术方案中，现有技术采用HDI板(High Density Interconnector，多层高密度互连印制电路板)搭载系统全部必要功能模块，在大型和中型机身条件下，以HDI板进行重布线(重布线板，可相当于机架服务器主板大小)，可搭载各个系统功能模块，可以实现高性能的大型和中型无人飞行器。
[0063] 然而，符合受限机身条件的小尺寸HDI板，通常采用在层间预埋少量盲孔/半孔，或者可尝试使用需要占用额外面积的辅助性外围框板，进行互连。半孔结构受限于工艺，间距大且仅能存在于板边缘线，互连密度低，携带的互连通道数量较少。对于辅助性外围框板，其互连密度也很低，(试验性)间距常在0.5mm以上，且还需要额外可活动焊点，可靠性不足以满足无人飞行器高速运动机体，常用于非高速运动机体，例如手机。
[0064] 小尺寸HDI板间互连通道数量难以满足系统必要的多种功能的信号完整性和可靠性，特别是多种系统处理功能的模块间的信号完整性和可靠性，多个系统处理功能的模块需要设置在同一层HDI板或系统处理功能需要与感知交互模块布置在同一层HDI板，以满足传输信号要求，而这又需要扩大HDI板的尺寸。因此，采用HDI板的技术方案也很难解决因机身限制导致难以实现小型无人飞行器功能的问题。
[0065] 基于此，本申请提供了一种无人飞行器的电路集成微系统，用于为无人飞行器集成多种系统功能，以使得无人飞行器可以自主地执行复杂任务。
[0066] 示例性地，无人飞行器可以为小型无人飞行器(如纳型无人飞行器)。
[0067] 例如，纳型无人飞行器可以是总重量小于重量阈值、特征尺寸小于尺寸阈值的无人飞行器(含机身)。示例性地，重量阈值可以选取50克(g)，尺寸阈值可以选取15厘米(cm)。该种无人飞行器体积小、重量轻，可以在受限空间灵活机动。
[0068] 可选地，受工艺波动和设计调整等影响，阈值边界可以上下浮动10％、20％等，但重量阈值不超过500g，尺寸阈值不超过150cm等。
[0069] 图1示出本申请实施例的电路集成微系统的示意图。如图1所示，电路集成微系统1包括第一基板10、第二基板20和第三基板30。
[0070] 根据示例实施例，第一基板10设置有第一系统处理模块芯片，且形成具有穿透封装导电结构的第一封装体。
[0071] 例如，将芯片和使得该芯片可以正常工作的电路按照预设的布局排线方式，搭载在对应的目标基板上，以使得设置完成的模块芯片可以在目标基板上能够正常运行。
[0072] 第一系统处理模块芯片可以为飞行通信控制模块，例如用于传输图像、频谱等应用/测量数据和收发地面指令等，以及还可以用于控制驱动力等。
[0073] 示例性地，模块芯片可以是具有系统必要功能模块的芯片，模块芯片可以是将无人飞行器的系统的芯片集合按照系统必要功能模块划分得到的芯片或芯片集合，而不是特制专属的集成芯片。第一系统处理模块芯片可以是划分为第一系统处理模块的芯片集合，该芯片集合内至少有一块处理芯片。
[0074] 根据示例实施例，第一基板10可以经过塑封工艺，在第一基板10上形成第一封装体，第一封装体所具有的穿透封装导电结构可以穿透封装体材料。
[0075] 第一封装体的穿透封装导电结构可以与第一基板10的导电板层或线路端头接触/贴合，以形成导电通路/孔，但并不穿透第一基板10，该第一基板10可以被称为塑封通孔(Through ModelingVia，TMV)的基板，可记为TMV板。
[0076] 第一封装体的穿透封装导电结构是形成在第一基板10上的导电结构，而非第一基板所自带的结构。第一封装体的穿透封装导电结构可以支持大量板间互连，从而为信号的传输完整性和可靠性提供保障。
[0077] 图2示出本申请实施例的第一基板的第一侧面的示意图；图3示出本申请实施例的第一基板的第二侧面的示意图。
[0078] 可选地，如图2和图3所示，第一基板10包括第一基板10的第一侧面S110和第一基板10的第二侧面S120。
[0079] 根据示例实施例，第一基板10的第一侧面S110可以为第一基板10的正面。第一基板10的第一侧面S110设置有第一系统处理模块芯片和第一封装体，第一系统处理模块芯片设置在第一封装体内。
[0080] 例如，第一系统处理模块芯片可以被第一封装体的封装材料所覆盖，使得第一系统处理模块芯片被第一封装体所容纳。
[0081] 第一系统处理模块芯片可以包括执行飞行通信控制的多个芯片。执行飞行通信控制的多个芯片可以由设置在第一基板10的第一侧面S110上的对应的电路(如图2中白色虚框线中的电路)所表示。
[0082] 如图2所示，第一系统处理模块芯片可以包括控制电路11、无线通信电路12、天线电路13和第一电源管理电路14。
[0083] 示例性地，如图2所示，可以设置至少一个或多个控制电路11、至少一个无线通信电路12和一个对应的天线电路13，以及根据电路管理需求设置对应数量的第一电源管理电路14。
[0084] 通过在第一基板10上设置第一系统处理模块芯片，可以集系统通信功能、控制功能和电源管理功能于一体，而无需特制专属芯片即可在受限的基板区域上实现多系统功能的集成。
[0085] 示例性地，第一基板10可以为矩形或多边形，具有较高的空间利用率。当然那也可以为其他简单形状，本申请对此不作限制。
[0086] 根据示例实施例，如图2所示，第一封装体的穿透封装导电结构15设置在第一基板10的第一侧面S110的边界带状区域A内，形成第一基板10的第一侧面S110的导电连接端。
[0087] 例如，如图2所示，第一基板10的第一侧面S110包括边界带状区域A(如图2中所示的白色带状区域)，边界带状区域A设置在第一基板10的第一侧面S110的四周的边界区域。
[0088] 边界带状区域A远离边界的一侧距离各个电路具有一定的预设距离。边界带状区域A可以为规则的区域，例如矩形或梯形等几何图形区域，本申请对此不作限制。
[0089] 第一封装体的穿透封装导电结构15设置在边界带状区域A中。示例性地，第一封装体的穿透封装导电结构15可以为金属柱，例如铜柱。第一封装体的穿透封装导电结构15可以为导电柱结构，导电柱结构可以是阵列排布结构，例如图2中各边界带状区域A内呈两排阵列分布的铜柱。
[0090] 导电柱结构可经机械加工制作，不需要在第一封装体的光刻通孔内电镀，成本更低廉，同时相比基板预埋孔，可以支持增加板间互连数量。
[0091] 例如，导电柱结构可以是空心柱体或实心柱体，导电柱结构的一端与第一基板10连接(如焊接/接触/贴合等)，且导电柱结构的另一端不被封装体材料覆盖。例如导电柱结构的高度可以与第一封装体的封装体材料层的厚度一致，从而使得导电柱结构的另一端刚好裸露在封装体材料层外，以形成可以用于板间互连的导电连接端。
[0092] 根据示例实施例，第一基板10的第二侧面S120设置有第一导电连接结构，第一导电连接结构与第一基板10的第一侧面S110的边界带状区域A的位置相对应，第一导电连接结构用于与第二封装体的穿透封装导电结构连接。
[0093] 如图3所示，第一基板10的第二侧面S120可以为第一基板10的背面。第一基板10的第二侧面S120中与第一基板10的第一侧面S110的边界带状区域A位置相对应的地方设置有第一焊盘16。
[0094] 第一基板10的第一导电连接结构可以设置在第一焊盘16上。
[0095] 第一基板10的第一导电连接结构可以是阵列分布的线路端头(对应焊盘/焊点)，可以与边界带状区域A内的阵列分布的导电柱结构一一对应，每个线路端头可以经第一基板10的导电层/电路层与对应的导电柱结构形成导电通路。同理，在第一基板10的其余三个边也可以参照上述设置，此处不再赘述。
[0096] 示例性地，第一焊盘16可以是对应第一基板10的表面结构，设置有第一焊盘16的第一基板10的表面区域可以是对应的导电连接区域，该表面区域内可有阵列的可焊接表面结构，可焊接表面结构可以是圆形或与穿透封装导电结构对应的形状。
[0097] 可选地，如图3所示，第一基板10的第二侧面S120还可以包括第一连线端子17。
[0098] 通过上述实施例，在第一基板的封装过程中不需要光刻和电镀工艺，第一基板、第一系统处理模块芯片和第一封装体的设置可以以较低的成本实现无人飞行器的电路集成微系统中的飞行通信控制模块的集成。
[0099] 根据示例实施例，第二基板20设置有第二系统处理模块芯片，且形成具有穿透封装导电结构的第二封装体。第二基板20与第一基板10呈堆叠体。第二基板20通过第二封装体的穿透封装导电结构与第一基板10连接。
[0100] 第二系统处理模块芯片可以为智能计算决策和数据存储模块，例如用于执行人工智能算法模型和导航算法等在内的智能计算和自主避障(非手动遥控避障)决策。
[0101] 智能计算决策和数据存储模块可以直接响应于交互模块提供的信号，通过飞行通信控制模块控制无人飞行器执行自主避障以及调整航路和姿态等复杂任务。或者，智能计算决策和数据存储模块可以通过飞行通信控制模块提供的交互模块的感知信息，通过飞行通信控制模块控制无人飞行器执行复杂任务。
[0102] 根据示例实施例，第二基板20可以经过塑封工艺，在第二基板20上形成第二封装体，第二封装体所具有的穿透封装导电结构可以穿透封装体材料。
[0103] 第二封装体的穿透封装导电结构可以与第二基板20的导电板层或线路端头接触/贴合，以形成导电通路/孔，但并不穿透第二基板20，该第二基板20也可以被称为塑封通孔(Through ModelingVia，TMV)的基板，可记为TMV板。
[0104] 第二封装体的穿透封装导电结构是形成在第二基板20上的导电结构，而非第一基板所自带的结构。第二封装体的穿透封装导电结构可以支持大量板间互连，从而为信号的传输完整性和可靠性提供保障。
[0105] 图4示出本申请实施例的第二基板的第一侧面的示意图；图5示出本申请实施例的第二基板的第二侧面的示意图。
[0106] 可选地，如图4和图5所示，第二基板20包括第二基板20的第一侧面S210和第二基板20的第二侧面S220。
[0107] 根据示例实施例，第二基板20的第一侧面S210可以为第二基板20的正面。第二基板20的第一侧面S210设置有第二系统处理模块芯片和第二封装体，第二系统处理模块芯片设置在第二封装体内。
[0108] 例如，第二系统处理模块芯片可以被第二封装体的封装材料所覆盖，使得第二系统处理模块芯片被第二封装体所容纳。
[0109] 第二系统处理模块芯片可以包括执行智能计算决策和数据存储的多个芯片。执行智能计算决策和数据存储的多个芯片可以由设置在第二基板20上的对应的电路(如图4中白色虚框线中的电路)所表示。
[0110] 例如，第二系统处理模块芯片可以在实际应用场景采用高性能处理器，可以包括高性能中央处理器、加速处理器、神经网络处理器等各类处理器芯片中任意一种。也可以在实际应用场景中采用低功耗处理器，可以包括携带指定数量中央处理器和处理核心频率高于指定频率阈值的低功耗处理器/微处理器/片上系统型芯片/单片机/控制器的芯片等。需要说明的是，相对于实现无线通信功能的普通芯片(例如第一系统处理模块芯片)中可能的中央处理器和存储器等计算、处理性能，第二系统处理模块芯片需要有更强的计算、处理性能，以支持小型无人飞行器执行复杂任务所需的软件算法和人工智能模型在无人飞行器的系统中运行。
[0111] 如图4所示，第二系统处理模块芯片可以包括计算电路21、存储电路22和第二电源管理电路23。
[0112] 示例性地，如图4所示，可以设置至少一个或多个计算电路21、至少一个或多个存储电路22，以及根据电路管理需求设置对应数量的第二电源管理电路23。
[0113] 通过在第二基板上设置第二系统处理模块芯片，可以集成计算功能、存储功能和电源管理功能于一体，而无需特制专属芯片即可在受限的基板区域上实现多系统功能的集成。
[0114] 根据示例实施例，如图4所示，第二封装体的穿透封装导电结构24设置在第二基板20的第一侧面S210的边界带状区域内，与第一导电连接结构的位置对应，且与第一导电连接结构连接。
[0115] 例如，如图4所示，第二基板20的第一侧面S210包括边界带状区域B(如图4中所示的白色带状区域)，边界带状区域B设置在第二基板20的第一侧面S210的四周的边界区域。
[0116] 边界带状区域B远离边界的一侧距离各个电路具有一定的预设距离。边界带状区域B可以为规则的区域，例如矩形或梯形等几何图形区域，本申请对此不作限制。
[0117] 结合图3和图4，第二封装体的穿透封装导电结构24与第一基板10的导电连接结构的位置对应，并与第一基板10的导电连接结构连接。
[0118] 示例性地，第二基板20与第一基板10的形状可以相同。例如相对于水平面，水平放置的第一基板10和第二基板20的竖直方向投影的区域形状、大小可以相同；或第一基板10和第二基板20的形状相同、表面积差属于可接受的偏差值范围或极小数范围，从而在堆叠时，第一基板10和第二基板20各功能区域更容易对齐。
[0119] 第二基板20的边界带状区域B和第一基板10的边界带状区域A的位置相对应。例如，第二基板20的边界带状区域B在第二基板20上的分布区域与第一基板10的边界带状区域A在第一基板10上的分布区域相同。
[0120] 第二封装体的穿透封装导电结构24设置在边界带状区域B中。示例性地，第二封装体的穿透封装导电结构24可以为金属柱，例如铜柱。第二封装体的穿透封装导电结构24可以为导电柱结构，导电柱结构可以是阵列排布结构，例如图4中各边界带状区域B内呈两排阵列分布的铜柱。
[0121] 导电柱结构可经机械加工制作，不需要在第二封装体的光刻通孔内电镀，成本更低廉，同时相比基板预埋孔，可以支持增加板间互连数量。
[0122] 例如，导电柱结构可以是空心柱体或实心柱体，导电柱结构的一端与第二基板20连接(如焊接/接触/贴合等)，且导电柱结构的另一端不被封装体材料覆盖。例如导电柱结构的高度可以与第二封装体的封装体材料层的厚度一致，从而使得导电柱结构的另一端刚好裸露在封装体材料层外，以形成可以用于板间互连的导电连接端。
[0123] 根据示例实施例，第二基板20的第二侧面S220设置有第二导电连接结构，第二导电连接结构与第二基板20的第一侧面S210的边界带状区域B的位置相对应，以形成第二基板20的第二侧面S220的导电连接端。
[0124] 例如，如图5所示，第二基板20的第二侧面S220中与第二基板20的第一侧面S210的边界带状区域B位置相对应的地方设置有第二焊盘25。
[0125] 第二基板20的第二导电连接结构可以设置在第二焊盘25上。
[0126] 第二基板20的第二导电连接结构可以是阵列分布的线路端头(对应焊盘/焊点)，可以与边界带状区域B内的阵列分布的导电柱结构一一对应，每个线路端头可以经第二基板20的导电层/电路层与对应的导电柱结构形成导电通路。同理，在第二基板20的其余三个边也可以参照上述设置，此处不再赘述。
[0127] 示例性地，第二焊盘25可以是对应第二基板20的表面结构，设置有第二焊盘25的第二基板20的表面区域可以是对应的导电连接区域，该表面区域内可有阵列的可焊接表面结构，可焊接表面结构可以是圆形或与穿透封装导电结构对应的形状。
[0128] 可选地，如图5所示，第二基板20的第二侧面S220还可以包括第二连线端子26。
[0129] 通过上述实施例，在第二基板的封装过程中不需要光刻和电镀工艺，第二基板、第二系统处理模块芯片和第二封装体的设置可以以较低的成本实现无人飞行器的电路集成微系统中的智能计算决策和数据存储模块的集成。
[0130] 示例性地，第一基板10正面可以设置有飞行通信控制模块芯片且可以形成有具有穿透封装导电结构的第一封装体，第一封装体携带的穿透封装导电结构可以用于形成第一基板10正面的板间导电通路。第一基板10背面的第一焊盘16上可以设置有与第一封装体的穿透封装导电结构位置对应的导电连接结构，以形成第一基板10背面的板间导电通路。
[0131] 第二基板20正面可以设置有智能计算决策和数据存储模块芯片且可以形成有具有穿透封装导电结构的第二封装体，第一封装体的穿透封装导电结构可以用于形成第二基板20正面的板间导电通路，第二基板20正面可以通过第二封装体的穿透封装导电结构与第一基板10背面的第一焊盘16上的导电连接结构连接。第二基板20背面的第二焊盘25上可以设置有与第二封装体的穿透封装导电结构位置对应的导电连接结构，以形成第二基板20背面的板间导电通路。
[0132] 需要说明的是，飞行通信控制模块芯片可以被设置在第二基板20，而不设置在第一基板10。相应地，智能计算决策和数据存储模块芯片可以被设置在第一基板10，而不设置在第二基板20，即二者模块芯片所在基板可整体交换，可以适应于机身设计进行安排，使得飞行通信控制模块芯片与机体更接近，可以改善无线通信性能。
[0133] 示例性地，第一焊盘16和第二焊盘25的设置并不是必须的。在一些实施例中，可以采用高于封装体材料厚度的穿透封装导电结构，第一基板10背面的导电连接结构和第二基板20的穿透封装导电结构的位置相互对准，第一基板10和第二基板20之间可以有粘接材料层，用于耦合第一基板10和第二基板20，均能实现板间连接。
[0134] 可选地，穿透封装导电结构还包括多个穿透封装单元，每个穿透封装单元包括导电柱结构和包覆导电柱结构的封装体材料单元。导电柱结构的一端与对应的基板键合，导电柱结构的另一端未被封装体材料单元包覆，以形成对应的导电连接端。
[0135] 例如，每个封装体可以位于一块对应的基板的四个边界带状区域内，且可以包括穿透封装导电结构和对应的边界带状区域内包覆穿透封装导电结构的封装体材料单元。
[0136] 示例性地，边界带状区域并不限定为图2或图4中的数量、形状和尺寸等，可依据符合应用场景的基板实际尺寸和互连数量需求等考虑调整和设计。例如一个封装体对应一个环带状的边界带状区域。
[0137] 导电柱结构可以选用金属或任意一种导电材料柱体，例如金、铜等导电性能良好的金属材料的柱体，在边界带状区域内呈阵列分布的导电柱体结构可以是多排金属柱，每排金属柱可以呈均匀分布，如可以为两排金属柱。
[0138] 根据示例实施例，第三基板30设置有交互模块芯片。第三基板30与堆叠体形成堆叠结构体。第三基板30与第二基板20连接或者第三基板30通过第一封装体的穿透封装导电结构15与第一基板10连接。
[0139] 交互模块芯片可以为感知和驱动模块，例如用于检测环境信息和传输动力驱动信息等。
[0140] 例如，第三基板30可以设置于第一基板10和第二基板20所形成的堆叠体之上或之下，从而有利于检测环境信息，而可以不设置于第一基板10和第二基板20之间。第三基板30可以采用普通印制电路板或HDI板，而可以不采用前述的TMV板，可以提升集成的芯片的数量，也可以避免塑封工艺的封装体材料对交互环境的芯片性能造成影响。
[0141] 示例性地，第三基板30也可以采用前述TMV板，即第三基板30可以设置有对应的芯片以及形成具有穿透封装导电结构的第三封装体，该穿透封装导电结构也可以设置于第三基板30上指定的边界带状区域C内。
[0142] 第三基板30背面的导电连接结构可以与第一基板10对应的穿透封装导电结构连接或第三基板30正面的穿透封装导电结构可以与第二基板20对应的导电连接结构连接。第三基板30的穿透封装导电结构和边界带状区域C可以与第一基板10对应的穿透封装导电结构匹配或与第二基板20对应的导电连接结构匹配，可以参照前述示例实施，不再赘述。以及，可以将第三基板30上对应的芯片与环境交互的区域的封装体材料进行研磨并露出芯片的交互部分，或可以通过软件配置、测试和试验对第三基板30上对应的芯片进行校准，以补偿封装体材料所可能带来的不利影响。
[0143] 示例性地，可以根据应用场景需求(例如狭窄的管道)、软件算法和模型所需特征信息、无人飞行器性能需求指标、自主飞行任务涉及的项目数量和产品投用场景实际使用需求情况等设计和选择设置于第三基板30中的芯片，使得交互模块芯片可以至少具备一种环境感知交互功能和动力数据交互功能。
[0144] 交互模块芯片可以包括划分为交互模块的一块或多块芯片。
[0145] 可选地，第三基板30可以为HDI板，以避免因封装体材料而导致的校准调试和开发等成本。
[0146] 图6示出本申请实施例的第三基板的第一侧面的示意图；图7示出本申请实施例的第三基板的第二侧面的示意图。
[0147] 可选地，如图6或图7所示，第三基板30包括第三基板30的第一侧面S310和第三基板30的第二侧面S320。
[0148] 可选地，第三基板30还包括中部板D、边部板E和柔性连接件F，中部板D和边部板E通过柔性连接件F连接。边部板E至少包括三个子边部板。
[0149] 根据示例实施例，如图6所示，第三基板30可以选用刚柔结合的HDI板，第三基板30包括中部板D、边部板E以及柔性连接件F，中部板D通过柔性连接件F与边部板E连接。示例性地，柔性连接件F内可设置有导电层/线，以建立中部板D与边部板E间的电连接。
[0150] 示例性地，如图6所示，边部板E可以包括至少三个子边部板，如子边部板E1、子边部板E2和子边部板E3。三个子边部板分别设置在中部板D的左侧、右侧和底部，并与中部板D电连接。
[0151] 子边部板E1和子边部板E2上可设置圆孔，可为避免柔性区与刚性区在直角应力集中导致易撕裂的防护设计，柔性连接件F右侧呈整齐排列的等大方块可以为引线端子。
[0152] 示例性地，子边部板E1、子边部板E2和子边部板E3分别通过对应的柔性连接件F与第三基板30的中部板D的对应边连接，各子边部板可以是与第三基板30相同的形状，例如矩形。
[0153] 在同一平面内时，边部板E的长度可以与中部板D的对应边的长度相同或属于偏差值范围内，边部板E的宽度可以小于自身的长度且足够容纳需求芯片(以及还可容纳基板力学结构件，例如应力释放孔)，边部板E可通过适配无人飞行器的机体进行固定。
[0154] 根据示例实施例，第三基板30的第一侧面S310可以为第三基板30的正面。第三基板30的第一侧面S310设置有交互模块芯片。
[0155] 交互模块芯片可以包括执行感知和驱动的多个芯片。执行感知和驱动的多个芯片可以由设置在第三基板30上的对应的电路(如图6中白色虚框线中的电路)所表示。
[0156] 交互模块芯片至少包括用于感知和驱动的传感器电路和电机驱动电路，交互模块芯片用于与第一系统处理模块芯片和/或第二系统处理模块芯片交互。
[0157] 例如，如图6所示，交互模块芯片可以包括设置在中部板D上的至少四个有刷电机动力驱动电路31、至少一个磁传感电路32、至少两个电量检测传感电路33、至少一个测向传感电路34和至少一个第三(可热插拔)电源管理电路35。
[0158] 第三(可热插拔)电源管理电路35可以设置于中部板D中未与各子边部板连接的一侧边，以便于插拔电池构件，第三(可热插拔)电源管理电路35可与电路集成微系统中各基板上的其他电源管理电路连接，可用于管理元件能源供给。如果设置区域空间的允许，还可在磁传感电路32右侧区域设置电压检测传感电路、过压保护电路等其他辅助传感电路。
[0159] 交互模块芯片还可以包括设置在子边部板E1或子边部板E2(子边部板E1和子边部板E2为对称结构)上的至少两个声传感电路36和至少一个激光雷达传感电路37。示例性地，在激光雷达传感电路37的上下两侧对称设置有至少两个声传感电路36。
[0160] 交互模块芯片还可以包括设置在子边部板E3上的至少两个图像传感电路38。
[0161] 通过在第三基板30上设置交互模块芯片，可以集环境检测功能和传输动力驱动信息功能于一体，而无需特制专属芯片即可在受限的基板区域上实现多系统功能的集成。
[0162] 根据示例实施例，如图7所示，第三基板30的第二侧面S320设置有第三导电连接结构，第三导电连接结构与第一导电连接结构对应连接，以使得第三基板30与第一基板10连接。
[0163] 如图7所示，第三基板30的第二侧面S320设置有第三焊盘40和第三连线端子41。
[0164] 例如，结合图2和图7，第三基板30的第二侧面S320设置有与第一封装体的穿透封装导电结构15(铜柱)对应的第三导电连接结构39。第三连线端子41可以与第三导电连接结构39连接，第三导电连接结构39可以设置于第三焊盘40，可以通过第三焊盘40将第三导电连接结构39与第一封装体的穿透封装导电结构15焊接。
[0165] 如此设置，通过刚柔结合高密度基板技术的第三基板30可以进一步提升自主执行任务的能力和扩展应用范围。
[0166] 图8示出本申请实施例的电路集成微系统的又一示意图。
[0167] 可选地，如图8所示，电路集成微系统1还可以包括第四基板40。
[0168] 第四基板40设置有第一感知模块芯片，用于与第一系统处理模块芯片和/或第二系统处理模块芯片交互。第四基板40与第二基板20连接。
[0169] 例如，如图8所示，第四基板40可以设置于第三基板30、第一基板10和第二基板20堆叠的结构体之下。第四基板40可以采用普通印制电路板或HDI板，而不采用前述的TMV板，可以提升集成的芯片的数量。以及可以根据应用场景需求、无人飞行器性能需求指标、自主飞行任务涉及的项目数量和产品投用场景实际使用需求情况等设计和选择第一感知模块芯片，使得第一感知模块芯片可以至少具备一种环境感知交互功能。
[0170] 图9示出本申请实施例的第四基板的第一侧面的示意图；图10示出本申请实施例的第四基板的第二侧面的示意图。
[0171] 如图9和图10所示，第四基板40包括第四基板40的第一侧面S410和第四基板40的第二侧面S420。
[0172] 可选地，如图9所示，第四基板40的第一侧面S410上设置有第四焊盘41。
[0173] 第四基板40的第一侧面S410可以设置有与第二基板20的背面第二导电连接结构对应的第四导电连接结构。第四导电连接结构可以设置在第四焊盘41上，第四基板40可以通过第四焊盘41上的第四导电连接结构与第二基板20的第二焊盘25上的导电连接结构连接。
[0174] 可选地，如图10所示，第四基板40的第二侧面S420上设置有第一感知模块芯片。
[0175] 第一感知模块芯片可以包括执行感知控制的多个芯片，执行感知控制的多个芯片可以由设置在第四基板40的第二侧面S410上的对应的电路(如图10中白色虚框线中的电路)所表示。
[0176] 如图10所示，第一感知模块芯片可以包括多(6)轴姿态传感电路42。
[0177] 通过上述实施例，通过第四基板40可以进一步实现无人飞行器的姿态感知功能的电路基础，这使得无人飞行器在受限空间中也可以具备更精确的定位导航能力，而不需要使用全球卫星定位系统。
[0178] 可选地，如图8所示，电路集成微系统1还可以包括第五基板50。
[0179] 如图8所示，第五基板50与第四基板40和堆叠结构体堆叠形成集成系统，第五基板50与第四基板40连接。
[0180] 第五基板50设置有第二感知模块芯片，用于与第一系统处理模块芯片和/或第二系统处理模块芯片交互。
[0181] 例如，第五基板50可以堆叠于第三基板30、第一基板10、第二基板20和第四基板40的整体之下。第五基板50可以采用普通印制电路板或HDI板，而不采用前述的TMV板，可以提升集成的芯片的数量。以及可以根据应用场景需求、软件算法和模型所需求的特征信息、无人飞行器性能需求指标、自主飞行任务涉及的项目数量和产品投用场景实际使用需求情况等设计和选择第二感知模块芯片，以使得第二感知模块芯片可以至少具备一种环境感知交互功能。
[0182] 图11示出本申请实施例的第五基板的第一侧面的示意图；图12示出本申请实施例的第五基板的第二侧面的示意图。
[0183] 如图11和图12所示，第五基板50包括第五基板50的第一侧面S510和第五基板50的第二侧面S520。
[0184] 示例性地，第五基板50的第一侧面S510还可以设置第五导电连接结构，第五基板50可以通过第五导电连接结构与第四基板40连接。第四导电连接结构与第五导电连接结构可以一一对应地连接，或者，也可以在非对应的位置重布线形成电连接。
[0185] 可选地，如图11和图12所示，第五基板50可以双面设置第二感知模块芯片。
[0186] 如图11所示，第五基板50的第一侧面S510可以设置有多点激光雷达传感电路51。
[0187] 如图12所示，第五基板50的第二侧面S520还可以设置有第五电源管理电路52、光流传感电路53、气压传感电路54和单点激光雷达传感电路55。
[0188] 第五基板50设置的第二感知模块芯片芯片的外围辅助元件可设置于第五基板50的第一侧面S510或第五基板50的第二侧面S520。从而，通过第五基板50可以进一步实现多种环境感知功能的电路基础。
[0189] 示例性地，第三基板30、第四基板40和第五基板50均为符合线路分布密度条件的基板，第三基板30、第四基板40和第五基板50均可以优选地采用HDI板。相对于指定放置平面，第三基板30的中部板D、第一基板10、第二基板20、第四基板40和第五基板50向指定放置平面的垂直投影区域大小可以相同或任意两个投影区域面积差属于指定的偏差值范围。即第三基板30的中部板D、第一基板10、第二基板20、第四基板40和第五基板50的尺寸可以非常接近。
[0190] 根据示例实施例，第一系统处理模块芯片、第二系统处理模块芯片和交互模块芯片中任意两者的总布置区域，大于第一基板、第二基板和第三基板中任意一块基板的可布置区域。
[0191] 可以理解的是，无人飞行器的系统整体集成很难符合受限的机身条件，将全部功能研发集成于一块特制微小芯片的成本难以承受，而采用删减功能的微小集成芯片又难以实现具备自主执行复杂任务的纳型无人飞行器。
[0192] 因此，本申请将系统功能模块芯片进行划分，并将包括交互(感知)、飞行控制和计算存储等必要的第一系统处理模块、第二系统处理模块和交互模块，划分至堆叠层的微小基板上并集成，从而既能够使用普通芯片实现自主执行复杂任务的无人飞行器且无需特制芯片，又能够实现小型无人飞行器(如纳型无人飞行器)。
[0193] 例如，第一基板10、第二基板20和第三基板30中的任意一块基板的可布置区域的范围可以是：大于等于划分对应的一个模块芯片(芯片集合)的布置区域，且小于第一系统处理模块芯片、第二系统处理模块芯片和交互模块芯片中任意两者的总布置区域。
[0194] 任意一块基板的可布置区域可以除去不可布置的区域，例如边界带状区域或其他用于基板板间连接的区域。可选地，各基板尺寸可不完全相同，可按实际需要从最大尺寸、中位数尺寸、最小尺寸中选取一块作为任意一块基板。
[0195] 如此设置，各封装体能够为微小基板间提供形成板间导电互连的空间，具有封装体的穿透封装导电结构能够克服同等面积微小基板的互连数量不足的缺陷。
[0196] 示例性地，划分的任意一个模块芯片的布置区域应当包括芯片所占基板的区域以及外围辅助元件所占基板的区域，以及还可以包括实现芯片引脚及元件相互连接和外部连接所需必要线路所占基板的区域。
[0197] 示例实施例
[0198] 图13示出本申请示例实施例的电路集成微系统的截面示意图。电路集成微系统1中各个基板、芯片设置及封装互连之后，可以实现对应的系统模块。如图13所示，从上至下依次为感知和驱动模块1000、飞行通信控制模块2000、智能计算决策和数据存储模块3000、第一感知模块4000和第二感知模块5000。
[0199] 如图13所示，飞行通信控制模块2000背面的导电连接结构可与智能计算决策和数据存储模块3000正面对应的穿透封装导电结构连接，并可在飞行通信控制模块2000及智能计算决策和数据存储模块3000的边缘位置区域形成焊球G，且各个模块间可有空隙。
[0200] 如图13所示，感知和驱动模块1000背面的导电连接结构可与飞行通信控制模块2000正面的穿透封装导电结构连接，并在模块间也形成焊球和空隙。
[0201] 如图13所示，第一感知模块4000正面的导电连接结构可与智能计算决策和数据存储模块3000背面的导电连接结构连接，并在模块间也形成焊球和空隙。
[0202] 如图13所示，第一感知模块4000可通过导电连接结构H与第二感知模块5000连接。导电连接结构H可以为在基板指定导电连接区域内涂布的导电膏经焊接工艺形成的结构。
[0203] 如图13所示，感知和驱动模块1000对应的第三基板30的子边部板可以在电路集成微系统1的外侧区域。例如图13所示的第一外侧区域I、第二外侧区域J和第三外侧区域M。
[0204] 如图13所示，第四基板40和/或第五基板50中芯片可因构建传感器需要而连接至外部传感器组件/元件。例如，第四基板40在外部区域设置姿态传感芯片K，第五基板50在外部区域设置有声/光传感芯片L等。
[0205] 通过上述实施例，本申请提供的无人机飞行器的电路集成微系统，通过采用堆叠式结构，将无人飞行器的系统必要功能的模块进行集成，能够在满足小型(纳型)机体条件下，可以实现可自主执行复杂任务。以及，本申请提供的无人机飞行器的电路集成微系统不需要特殊定制构成无人飞行器的系统必要功能模块的芯片。
[0206] 如电路集成微系统可在约8cm3的体积下，集成15个高性能传感器、6个控制及计算电路及相关系统配套电路。如此设置可以实现自主纳型无人飞行器所需的硬件条件，使得无人飞行器在保障体积重量要求的基础上，可以完成全自主的传感、飞行、识别、导航等执行任务，可以突破普通小型飞行器在传感控制计算能力水平，弥补难以应用于实际应用场景的不足。
[0207] 根据本申请的另一方面，本申请提供了一种无人飞行器的电路集成微系统的制造方法，可以获得集成多种系统功能无人飞行器的电路集成微系统，该无人飞行器的电路集成微系统使得无人飞行器可以自主地执行复杂任务。
[0208] 图14示出本申请实施例的无人飞行器的电路集成微系统的制造方法的一流程图。如图14所示，该制造方法可以包括步骤S100‑S400。
[0209] 根据示例实施例，在步骤S100中，将第一系统处理模块芯片设置于第一基板，将第二系统处理模块芯片设置于第二基板，并将交互模块芯片设置于第三基板。其中，第一系统处理模块芯片、第二系统处理模块芯片和交互模块芯片中任意两者的总布置区域大于第一基板、第二基板和第三基板中任意一块基板的可布置区域。
[0210] 例如，第一系统处理模块芯片可以为飞行通信控制模块，例如用于传输图像、频谱等应用/测量数据和收发地面指令等，以及还可以用于控制驱动力等。
[0211] 第二系统处理模块芯片可以为智能计算决策和数据存储模块，例如用于执行人工智能算法模型和导航算法等在内的智能计算和自主避障(非手动遥控避障)决策。
[0212] 交互模块芯片可以为感知和驱动模块，例如用于检测环境信息和传输动力驱动信息等。
[0213] 在步骤S200中，在第一基板上形成具有穿透封装导电结构的第一封装体，并在第二基板上形成具有穿透封装导电结构的第二封装体。
[0214] 在步骤S300中，将第二基板与第一基板堆叠放置以形成堆叠体，以及将第三基板与堆叠体堆叠放置以形成堆叠结构体。
[0215] 在步骤S400中，对堆叠结构体进行集成处理，以获得电路集成微系统。第二基板通过第二封装体的穿透封装导电结构与第一基板连接，第三基板与第二基板连接或者第三基板通过第一封装体的穿透封装导电结构与第一基板连接。
[0216] 图15示出本申请实施例的无人飞行器的电路集成微系统的制造方法的又一流程图；图16示出本申请实施例的导电柱结构和支撑结构的示意图；图17示出本申请实施例的耦合结构的一示意图；图18示出本申请实施例的耦合结构的又一示意图；图19示出本申请实施例的注塑结构的示意图；图20示出本申请实施例的穿透封装导电结构的示意图。可选地，如图15所示，步骤S200还可以包括步骤S210‑240。
[0217] 在步骤210中，制备导电柱结构和支撑结构。
[0218] 如图16所示，导电柱结构可以是铜柱P1，支撑结构可以是铜板P2，可通过冲压制作所需尺寸的铜柱P1作为导电柱结构，通过冲压制作所需尺寸的铜板P2作为支撑结构。铜柱P1可以垂直于铜板P2设置。
[0219] 在步骤220中，将导电柱结构键合至支撑结构，以形成耦合结构。
[0220] 如图17所示，由于铜柱P1需间隔设置且深宽比高，不易单独贴装，固定在铜板P2上可以一次稳定贴装多枚铜柱P1。可将铜柱P1与铜板P2通过模具印刷胶水等方式进行键合，铜板P2上键合区域可形成凹槽，凹槽可用于固定铜柱一端，以在铜板P2上形成均匀排布的铜柱P1，而形成耦合结构。
[0221] 在步骤230中，将耦合结构分别键合至第一基板的边界带状区域和第二基板的边界带状区域，且第一基板的边界带状区域内的导电柱结构与第二基板的边界带状区域内的导电柱结构的位置相对应。
[0222] 例如，可以通过设置2块铜板P2，以形成与第一基板和第二基板分别对应的耦合结构。一个耦合结构中导电柱结构可以设置于与第一基板的边界带状区域对应的铜板区域内；另一个耦合结构中导电柱结构可以布置于与第二基板的边界带状区域对应的铜板区域内。
[0223] 耦合结构整体可以分别通过表面贴装工艺键合至第一基板和第二基板，未键合铜板P2的铜柱P1一端可以与对应的基板P3焊接。如图18所示，铜柱P1上端与铜板P2键合，铜柱P1下端通过焊料与对应的基板P3(第一基板或第二基板)焊接，梯形位置区域P4可表示焊料的截面区域。
[0224] 在步骤240中，对第一基板和第二基板分别进行注塑，并研磨移除支撑结构，以在第一基板上获得具有穿透封装导电结构的第一封装体，以及在第二基板上获得具有穿透封装导电结构的第二封装体。
[0225] 例如，如图19所示，注塑之后，铜板P2与对应的基板P3间可形成第一封装体材料层P5，且铜板P2之上还可以形成第二封装体材料层P6。通过研磨工艺可去除铜板P2、封装体材料和其他粘接及保护材料，第二封装体材料层P6和铜板P2均被移除。
[0226] 如图20所示，可以观察到包覆铜柱P1的第一封装体材料层P5，铜柱P1的上端表面与第一封装体材料层P5的上端表面可位于同一平面或高度偏差属于可接受的范围，使得在对应的基板P3上形成具有穿透封装铜柱的封装体。如图20所示，可以作为一种优选的穿透封装导电结构，从而可制成第一封装体、第二封装体。每个铜柱P1的一端可露出对应的封装体(铜柱端面可与封装体材料表面在同一平面)，另一端与对应的基板P3的导电层/线连接，柱体周围可被封装体材料包覆，可形成穿透封装(TMV)单元。
[0227] 可选地，第一系统处理模块芯片至少包括用于飞行通信控制的控制电路、无线通信电路和天线电路。第二系统处理模块芯片至少包括用于智能计算决策和数据存储的计算电路和存储电路。
[0228] 例如，第一系统处理模块芯片可以包括执行飞行通信控制的多个芯片。执行飞行通信控制的多个芯片可以由设置在第一基板上的对应的电路所表示。第一系统处理模块芯片可以包括至少一个或多个控制电路、至少一个无线通信电路、至少一个对应的天线电路和至少一个第一电源管理电路。
[0229] 第二系统处理模块芯片可以包括执行智能计算决策和数据存储的多个芯片。执行智能计算决策和数据存储的多个芯片可以由设置在第二基板上的对应的电路所表示。第二系统处理模块芯片可以包括至少一个或多个计算电路、至少一个或多个存储电路和至少一个第二电源管理电路。
[0230] 交互模块芯片可以包括执行感知和驱动的多个芯片。执行感知和驱动的多个芯片可以由设置在第三基板上的对应的电路所表示。交互模块芯片可以包括设置在中部板上的至少四个有刷电机动力驱动电路、至少一个磁传感电路、至少两个电量检测传感电路、至少一个测向传感电路和至少一个第三(可热插拔)电源管理电路。交互模块芯片还可以包括设置在子边部板E1或子边部板E2(子边部板E1和子边部板E2为对称结构)上的至少两个声传感电路和至少一个激光雷达传感电路。以及，交互模块芯片还可以包括设置在子边部板E3上的至少两个图像传感电路。
[0231] 图21示出本申请实施例的无人飞行器的电路集成微系统的制造方法的又一流程图。
[0232] 可选地，如图21所示，在步骤S300之后，制造方法还包括步骤S400‑S700。
[0233] 在步骤S400中，将第一感知模块芯片设置于第四基板。
[0234] 在步骤S500中，将第二感知模块芯片设置于第五基板。
[0235] 在步骤S600中，将第四基板和第五基板与堆叠结构体堆叠放置，以形成集成结构体。
[0236] 在步骤S700中，对集成结构体进行集成处理，以获得电路集成微系统。第三基板、第一基板、第二基板、第四基板和第五基板由上至下依次堆叠设置。
[0237] 例如，第四基板可以设置于第三基板、第一基板和第二基板堆叠的结构体之下。第一感知模块芯片可以包括执行感知控制的多个芯片，执行感知控制的多个芯片可以由设置在第四基板上的对应的电路所表示。第一感知模块芯片可以包括多(6)轴姿态传感电路。
[0238] 第二感知模块芯片可以包括执行感知控制的多个芯片，执行感知控制的多个芯片可以由设置在第五基板上的对应的电路所表示。第五基板可以双面设置第二感知模块芯片。第五基板的第一侧面可以设置有多点激光雷达传感电路。第五基板的第二侧面还可以设置有第五电源管理电路、光流传感电路、气压传感电路和单点激光雷达传感电路。
[0239] 本申请通过上述制造方法可以获得具有TMV堆叠技术的电路集成微系统，其可应用于无人飞行器的制造方法中。在该无人飞行器的制造方法中，可以将该电路集成微系统安装至机体，并在机体上安装动力装置，从而可以实现支持自主执行复杂任务的小型无人飞行器(纳型无人飞行器)。
[0240] 根据本申请的又一方面，本申请还提供了一种无人飞行器。该无人飞行器包括包括机体、动力装置和电路集成微系统，动力装置和电路集成微系统设置在机体内。
[0241] 电路集成微系统可以为上文所述的电路集成微系统，或者，电路集成微系统也可以为上文所述的制造方法所制造的电路集成微系统。
[0242] 图22示出本申请实施例的无人飞行器机身的示意图。如图22所示，机身Q可以包括机盖Q1、机身结构Q2和电池安装结构Q3(图22中已安装电池)，机盖Q1可设置有开关和传感器组件等，机身结构Q2内可装配有动力装置Q4和电路集成微系统Q5，电池安装结构Q3可用于通过可插拔方式(如图22中沿箭头方向插入)连接至机身结构Q2。
[0243] 最后应说明的是，以上所述仅为本申请的优选实施例而已，并不用于限制本申请，尽管参照前述实施例对本申请进行详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
