[0001] 本发明涉及半导体测试技术领域，更为具体地，涉及一种基于内嵌式逻辑分析的DRAM测试机台、方法。

[0002] 在进行DRAM（Dynamic Random Access Memory，动态随机存取存储器）测试时，通常通过外接逻辑分析仪设备进行测试，通过外接逻辑分析仪设备进行测试时，往往通过 ATE（Automated Test Equipment，自动化测试设备）机台将测试向量施加到DRAM芯片的输入管脚，再通过ATE测试机台实时采集DRAM芯片输出管脚的信号行为，而后将采集到的实际输出数据与预期输出数据进行比较，判断DRAM芯片的功能是否正常。但是该种方式会存在以下技术问题：①探测困难：DRAM 芯片通常采用 BGA 封装，引脚位于芯片下方，难以直接将探头连接到引脚上进行测量。为了解决这个问题，可能需要使用特殊的探测方法，如背部过孔转接板、DIMM 串行电阻或转接板等方式，但这些方法可能会引入额外的信号干扰或复杂度；
②读写突发区分困难：DRAM 数据总线是双向的，需要区分读和写操作对应的传输突发，在信号噪声和反射较大的情况下，仅通过观测 DQS 和 DQ 数据边沿的关系可能难以明确区分，可能需要额外的数字信号设备采集DRAM的命令总线，根据命令类型来确定读写属性，可能需要示波器支持更多的探测通道数量，一般的示波器难以满足要求； ③无法满足高速和高精度要求：为了准确测量高速的 DRAM 信号，高速示波器需要具备足够的带宽、采样率和测量精度。同时，示波器的探头也需要具有低负载和良好的高频响应特性，以避免对信号造成过大的衰减或失真，因此DRAM测试对示波器的要求很高，一般示波器难以满足需求；④复杂的测试设置：进行DRAM测试时，需要正确设置示波器的参数，如触发模式、采样方式、测量选项等，以确保能够准确捕获和分析所需的信号特征。此外，可能还需要结合特定的DRAM测试软件或分析工具，来执行符合标准的测试和测量；⑤高速示波器与DRAMATE测试机是独立的测试设备，在实现自动化等功能上无法做到完美配合，只能对单颗DRAM芯片或者是DRAM条进行测试，无法满足DRAMATE测试需求。

[0003] 因此，亟需一种实现高效实时监测，能够多通道同时分析，提高深入分析能力，紧凑集成，灵活配置，便于数据分析，节省测试时间的基于内嵌式逻辑分析的DRAM测试机台、方法。

[0017] 现有的通过外接逻辑分析仪设备进行测试的方法，①探测困难；②读写突发区分困难，通过观测 DQS 和 DQ 数据边沿的关系可能难以明确区分； ③无法满足高速和高精度要求；④测试设置复杂；⑤高速示波器与DRAM ATE测试机是独立的测试设备，在实现自动化等功能上无法做到完美配合，只能对单颗DRAM芯片或者是DRAM条进行测试，无法满足DRAM ATE测试需求。

[0018] 针对上述问题，本发明提供一种基于内嵌式逻辑分析的DRAM测试机台、方法，以下将结合附图对本发明的具体实施例进行详细描述。

[0019] 为了说明本发明提供的基于内嵌式逻辑分析的DRAM测试机台、方法，图1‑图4对本发明实施例的进行了示例性标示。

[0020] 以下示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。对于相关领域普通技术人员已知的技术和设备可能不作详细讨论，但在适当情况下，所述技术和设备应当被视为说明书的一部分。

[0021] 如图1、图2共同所示，本发明提供的基于内嵌式逻辑分析的DRAM测试机台，包括测试机台和设置在所述测试机台中的各个ATE测试控制芯片100；其中，在所述ATE测试控制芯片中集成有主控单元101、测试向量产生器102、测试结果处理器103，以及内嵌式逻辑分析仪104；该主控单元用于接收所述测试机台的命令以控制所述测试向量产生器、测试结果处理器，以及内嵌式逻辑分析仪；该测试向量产生器用于根据待测试DRAM105的规格和测试要求生成测试向量和预期输出；该测试结果处理器用于采集待测试DRAM105接收到所述测试向量后所产生的时序行为信息，并基于所述预期输出对所述时序行为信息进行分析判断以获取DRAM分析结果；该内嵌式逻辑分析仪用于基于所述DRAM分析结果根据所述时序行为信息锁定所述待测试DRAM的故障点位，并对所述故障点位的时序行为信息进行分析以获取测试结果。

[0022] 在本实施例中，在ATE测试控制芯片上还集成有测试接口106，该测试接口106与测试向量产生器102、测试结果处理器103，内嵌式逻辑分析仪104，以及待测试DRAM105通信连接，换句话说，即该嵌入式逻辑分析仪集成在ATE测试控制芯片中，该ATE测试控制芯片上还包含有主控单元、测试向量产生器、测试结果处理器以及测试接口，并且该测试接口连接有待检测DRAM。

[0023] 该测试向量生产器根据待测试DRAM的规格以及测试要求，生成相应的测试向量，这些测试向量包含了一系列的DRAM输入时序信号以及预期输出，同时将这些测试向量通过测试接口施加到待测试DRAM芯片上。

[0024] 该测试结果处理器会采集待测试DRAM在施加了测试向量后的时序行为信息，并进行时序分析，判断其所产生的时序行为信息是否符合预期的结果，如果不符合预期的结果，则认定为该待测试DRAM存在DRAM芯片故障，例如测试向量按照DRAM规格要求向DRAM的某个存储单元写如某个数值，然后读取对应的存储单元的数值，如果读出的数据与实际写入的数据不一致，或实际输出结果与预期输出不一致，则可定位为DRAM芯片故障。

[0025] 该嵌入式逻辑分析仪具有信号采集触发功能，当测试结果处理器检测芯片故障的时，会触发嵌入式逻辑分析仪采集的故障点的DRAM接口的时序行为，从而有助于测试人员通过分析故障点的时序行为，快速掌握故障原因。

[0026] 在本实施例中，整个内嵌式逻辑分析仪集成在ATE测试控制芯片中，具体的集成方式在此不做限制，可以为任一将功能模块集成在芯片上的方法，只要使芯片满足关于上述的内嵌式逻辑分析仪的功能描述即可。整个内嵌式逻辑分析仪集成在ATE测试控制芯片中能够实时捕捉和分析DRAM芯片的信号，帮助测试工程师快速发现问题，提高测试效率，相较于示波器等使用多个单独的测试设备，嵌入式逻辑分析仪集成在 ATE 测试机中，减少了设备切换和连接的时间，并且内嵌式逻辑分析仪紧凑集成在ATE测试控制芯片中，不占用额外的空间，嵌入式逻辑分析仪集成在ATE测试控制芯片内部，与 ATE 测试控制芯片的其他部件紧密集成，使整个测试系统更加简洁和高效，直接将测试数据提供给 ATE 测试机的主控制系统，便于进行统一的数据管理和分析，能够快速提供测试结果和反馈，有助于缩短DRAM芯片的测试时间，加快测试进度，且由于不需要购买多个独立的逻辑分析仪器，还能够在一定程度上降低测试设备的成本。

[0027] 图2示出了在更为具体的一个具体实施例中ATE测试控制芯片（ATE控制芯片）的结构图，ATE测试控制芯片包含以下几个功能单元：主控单元（又名主控制器单元或主控制单元)，主控单元为RISC‑V CPU，是ATE测试控制芯片的核心，总管ATE测试控制芯片的内部各个功能模块的运行。ATE测试向量产生器（测试向量产生器），该测试向量产生器通过AXIi接口接收主控制单元发出的指令，并产生ATE测试测试向量，并将测试向量通过DFI测试接口传递给DDR/LPDDR的PHY接口，并最终将测试激励施加到被测单元DDR/LPDDR上进行功能功能测试；内嵌式逻辑分析仪器，该内嵌式逻辑分析仪器一端与主控制单元连接，与主控制芯片通信，接收主控制芯片的控制，可以配置采样通道数量，采样深度，内嵌式逻辑分析仪的Trigger模式，同时可以将内嵌式逻辑分析仪的采样结果或者是触发信息传递给主控制单元，主控单元则可以对采样信息或者是触发信息进行处理。测试结果处理器将则通过DFI接口接收DDR/LPDDR DRAM的测试结果，并对测试结果进行处理。 测试向量产生器以及ATE测试结果处理器（测试结果处理器）都通过Trigger接口将在适当的时候产生Trigger信号给内嵌式逻辑分析仪，对DFI接口信号进行Trigger。测试向量产生器（ATE测试向量产生器）的Trigger主要用于通过内嵌式逻辑分析仪观测ATE测试向量产生器产生的测试向量是否是正确的测试向量，测试结果处理器Trigger接口主要是DRAM测试结果异常情况下，通过内嵌式逻辑分析仪观测分析DFI接口的异常行为。

[0028] 如图3所示，在本实施例中，该内嵌式逻辑分析仪包括逻辑分析仪配置模块1041、采样模块1043、缓存器1042、触发模块1044和逻辑输出单元（图中未示出），该逻辑分析仪配置模块1041与主控单元101相连接，用于接收所述主控单元发出的逻辑分析命令，控制或终止所述采样模块1043对所述待测试DRAM进行采样，控制或终止所述缓存器进行数据缓存，开启或关闭所述触发模块。该采样模块包括预设数量个采样通道，所述采样通道用于通过预设的采样程序对所述待测试DRAM进行实时采样，以获取输入至所述待测试DRAM的测试向量、预期输出，所述待测试DRAM所产生的时序行为信息，以及DRAM分析结果；其中在一个具体实施例中，该采样通道为2048个。在该ATE测试控制芯片上还集成有测试接口，该测试接口与测试向量产生器、所述测试结果处理器，内嵌式逻辑分析仪，以及待测试DRAM通信连接。该缓存器用于缓存预设时间内经过所述采样通道所采集的所有数据信息；触发模块包括16组触发逻辑单元，每个触发逻辑单元包含六种信号跳变边沿触发指令。其中一种信号跳变边沿触发指令为故障触发，该故障触发为：若所述采样通道所采集的DRAM分析结果为所述待测试DRAM故障，则触发所述逻辑输出单元，以使所述逻辑输出单元对与所述故障触发相对应的时序行为信息进行判定，形成测试数字波形，并根据所述测试数字波形匹配出相应的测试结果。

[0029] 嵌入式逻辑分析仪配置模块，可以对整个嵌入式逻辑分析仪进行配置，包含对采样通道数量以及采样通带的配置，对DRAM触发方式的配置等等，从而工程师可以随时介入到测试过程中，增加测试的便利性，有助于ATE测试工程师深入了解DRAM芯片测试情况，包括硬件和软件的交互，从而更好地进行系统级的测试和验证，并且可以根据不同的测试需求进行灵活配置和编程，适应多种芯片和测试场景。

[0030] 采样模块的采样通道可配置，最大支持同时对2048个通道的信号进行采样，同时根据测试的DRAM类型不同可以对DDR4/DDR5/LPDD4/LPDDR5等不同类型的DRAM进行采样，即可以同时监测多个信号通道，这对于DRAM这种复杂芯片中多个相关信号的同步分析非常重要，提升DRAM测试的广泛性和适应性。

[0031] 在本实施例中，触发模块实现16组触发逻辑控制单元，每个触发逻辑单元包含了==,!=,>,<,<=,>=,信号跳变边沿触发等多种触发方式，同时16组触发逻辑单元之间可以做不同的组合，实现不同的触发功能，可以满足DRAM的各种时序行为的触发，嵌入式缓存器模块可以将采集到的信息存放到缓存器中，缓存器的宽度以及深度可以配置，满足各种不同采样通道数量以及深度的采样需求，并且触发模块强大的触发功能和数据解析能力，能够设置特定的触发条件来捕获关键数据，并对各种DRAM复杂的时序行为进行解码和分析，嵌入式逻辑分析仪可以和ATE测试芯片的测试向量产生器以及测试结果处理器进行联动，根据需要实时的启动嵌入式逻辑分析仪的功能满足，从而满足ATE测试机台的自动化测试需求。

[0032] 如上所述，本发明提供的基于内嵌式逻辑分析的DRAM测试机台，在ATE测试控制芯片中集成有内嵌式逻辑分析仪，将内嵌式逻辑分析仪集成在具有主控单元、测试向量产生器、测试结果处理器的ATE测试控制芯片中，克服了现有技术中的缺陷，能够实现：高效的实时监测：能够实时捕捉和分析DRAM芯片的信号，帮助测试工程师快速发现问题，提高测试效率；多通道同时分析：可以同时监测多个信号通道，这对于DRAM这种复杂芯片中多个相关信号的同步分析非常重要；提高深入分析能力：具备强大的触发功能和数据解析能力，能够设置特定的触发条件来捕获关键数据，并对各种DRAM复杂的时序行为进行解码和分析；节省测试时间：相较于示波器等使用多个单独的测试设备，嵌入式逻辑分析仪集成在 ATE 测试机中，减少设备切换和连接的时间；达到系统级洞察：有助于ATE测试工程师深入了解DRAM芯片测试情况，包括硬件和软件的交互，从而更好地进行系统级的测试和验证；达到灵活的测试设置：可以根据不同的测试需求进行灵活配置和编程，适应多种芯片和测试场景；紧凑集成：不占用额外的空间，嵌入式逻辑分析仪集成在ATE测试控制芯片内部，与 ATE 测试控制芯片的其他部件紧密集成，使整个测试系统更加简洁和高效；降低成本提高效益：由于不需要购买多个独立的逻辑分析仪器，能够在一定程度上降低成本；便于数据分析：直接将测试数据提供给 ATE 测试机的主控制系统，便于进行统一的数据管理和分析；缩短反馈时间：能够快速提供测试结果和反馈，有助于缩短DRAM芯片的测试时间，加快测试进度。

[0033] 此外，如图4所示，本发明还提供一种基于内嵌式逻辑分析的DRAM测试方法，基于如前所述的基于内嵌式逻辑分析的DRAM测试机台实现DRAM测试，包括：S1：将内嵌式逻辑分析仪集成在具有主控单元、测试向量产生器、测试结果处理器的ATE测试控制芯片中；
S2：使所述主控单元接收测试机台的命令，并基于所述命令通过所述测试向量产生器根据待测试DRAM的规格和测试要求生成测试向量和预期输出；
S3：利用所述测试结果处理器采集待测试DRAM接收到所述测试向量后所产生的时序行为信息，并基于所述预期输出对所述时序行为信息进行分析判断以获取DRAM分析结果；
S4：通过所述内嵌式逻辑分析仪基于所述DRAM分析结果根据所述时序行为信息锁定所述待测试DRAM的故障点位，并对所述故障点位的时序行为信息进行分析以获取测试结果。

[0034] 在一个实施例中，基于所述DRAM分析结果根据所述时序行为信息锁定所述待测试DRAM的故障点位，并对所述故障点位的时序行为信息进行分析以获取测试结果，包括：通过预设的采样程序对所述待测试DRAM进行实时采样，以获取输入至所述待测试DRAM的测试向量、预期输出，所述待测试DRAM所产生的时序行为信息，以及DRAM分析结果；
若所述采样通道所采集的DRAM分析结果为所述待测试DRAM故障，则触发所述逻辑输出单元，以使所述逻辑输出单元对与所述故障触发相对应的时序行为信息进行判定，形成测试数字波形，并根据所述测试数字波形匹配出相应的测试结果。

[0035] 具体的实施例可参照上述基于内嵌式逻辑分析的DRAM测试机台的具体实现方式，再次不做赘述。

[0036] 如上所示，本发明提供的基于内嵌式逻辑分析的DRAM测试方法，使所述主控单元接收测试机台的命令，并基于所述命令通过所述测试向量产生器根据待测试DRAM的规格和测试要求生成测试向量和预期输出，利用所述测试结果处理器采集待测试DRAM接收到所述测试向量后所产生的时序行为信息，并基于所述预期输出对所述时序行为信息进行分析判断以获取DRAM分析结果，通过所述内嵌式逻辑分析仪基于所述DRAM分析结果根据所述时序行为信息锁定所述待测试DRAM的故障点位，并对所述故障点位的时序行为信息进行分析以获取测试结果，该种方式克服了现有技术中的缺陷，能够实现：高效的实时监测：能够实时捕捉和分析DRAM芯片的信号，帮助测试工程师快速发现问题，提高测试效率；多通道同时分析：可以同时监测多个信号通道，这对于DRAM这种复杂芯片中多个相关信号的同步分析非常重要；提高深入分析能力：具备强大的触发功能和数据解析能力，能够设置特定的触发条件来捕获关键数据，并对各种DRAM复杂的时序行为进行解码和分析；节省测试时间：相较于示波器等使用多个单独的测试设备，嵌入式逻辑分析仪集成在 ATE 测试机中，减少设备切换和连接的时间；达到系统级洞察：有助于ATE测试工程师深入了解DRAM芯片测试情况，包括硬件和软件的交互，从而更好地进行系统级的测试和验证；达到灵活的测试设置：可以根据不同的测试需求进行灵活配置和编程，适应多种芯片和测试场景；紧凑集成：不占用额外的空间，嵌入式逻辑分析仪集成在ATE测试控制芯片内部，与 ATE 测试控制芯片的其他部件紧密集成，使整个测试系统更加简洁和高效；降低成本提高效益：由于不需要购买多个独立的逻辑分析仪器，能够在一定程度上降低成本；便于数据分析：直接将测试数据提供给 ATE 测试机的主控制系统，便于进行统一的数据管理和分析；缩短反馈时间：能够快速提供测试结果和反馈，有助于缩短DRAM芯片的测试时间，加快测试进度。

[0037] 如上参照附图以示例的方式描述了根据本发明提出的基于内嵌式逻辑分析的DRAM测试机台、方法。但是，本领域技术人员应当理解，对于上述本发明所提出的基于内嵌式逻辑分析的DRAM测试机台、方法，还可以在不脱离本发明内容的基础上做出各种改进。因此，本发明的保护范围应当由所附的权利要求书的内容确定。