[0001] 本发明涉及一种星内星间一体化星载路由器，属于电子系统的技术领域，该路由器支持多个星间高速端口和多个星内低速端口，适用于IPv6协议。

[0002] 星内星间一体化星载路由器实现多端口间IP数据报路由转发，是实现星间星地一体化网络的关键设备。

[0003] 通过资料查阅和专利查新，现有技术其中一种主要是直接采用地面成熟的IP路由器进行设计。在《天地一体化网络中的航天器IP网络设计》(航天器工程第26卷第4期)中，为货运飞船等设计的路由器采用商用以太网交换机，星上所有具有以太网接口的设备均接到交换机上，实现星内数据的路由传输。另外，还配置了一个网关，用于协议转换，用于天地间数据交互。同样，地面站也需要配置一个网关。采用地面商用成熟路由器的优点是可以利用地面网络发展的技术成果，开发周期短，但是商用路由器抗空间辐射环境能力差，不适用于长期在轨工作且无人照料的卫星上。

[0004] 现有技术另外一种主要是采用非IP网络路由器实现星内各个单机或分系统间的数据交换。在马文杰等公开的“一种基于智能型高速路由器的星上载荷信息流管理系统”(专利号：CN201210478693.6)专利中，提出了一种包括智能型高速路由器、有效载荷设备、数据处理设备、数据存储设备和数传设备的载荷信息管理系统，其中智能型高速路由器包括SpaceWire路由模块、智能控制模块和SpaceWire标准总线接口，SpaceWire路由模块将来自有效载荷设备、数据处理设备、数据存储设备和数据传输设备的数据直接进行交换或通过智能控制模块的CAN接口输出到星载低速总线网络。该SpaceWire路由器充当高速总线的角色，以实现各个设备间的数据传输。由于未采用IP协议，该技术不能实现与地面网络的融合，也不适用于长期在轨工作且无人照料的卫星上。

[0041] 下面结合附图对本发明的具体实施方式进行进一步的详细描述。

[0042] 本发明提出的一种星内星间一体化星载路由器，包含四个模块，电源模块、处理器模块、星间高速转发模块和星内转发模块。电源模块为其它各模块提供需要的二次电源。处理器模块采用标准的星载计算机模块，作为路由器的控制核心，采用相应的路由算法获得网络路由拓扑，生成路由转发表给星间高速转发模块和星内转发模块。星间高速转发模块支持星间、星地高速数据的路由转发，支持端口数为6，转发速率为2Gbps。星内转发模块支持星内数据的路由转发以及与高速转发模块间数据交互，支持端口数为16，转发速率可调，最高为20Mbps。

[0043] 电源模块实现设备的电源通断控制和二次电源电压生成。采用DCDC模块生成+5V电源。电源模块为处理器模块、星间高速转发模块和星内转发模块提供二次电源。

[0044] 处理器模块包含处理器系统(含CPU和存储器1)、1553B总线、IO接口。处理器系统是处理器模块的核心，是路由算法的执行机构，同时也是路由器的一个终端节点，接收星内终端节点的遥测IP数据报，向星内终端节点发送遥控IP数据报，向星地、星间网络发送业务IP数据报。1553B总线作为遥测遥控通道，路由器接收数管计算机的遥控指令，向数管计算机发送路由器的遥测数据。IO接口是处理器系统与星间高速转发模块和星内转发模块交互控制数据、采集遥测的接口，也是互相交互IP数据报的接口。

[0045] 星内转发模块包含FPGA1、存储器2、16个星内网络端口和与星间高速转发模块间的接口。FPGA1是星内转发模块数据路由转发的核心，可以根据转发表快速实现各端口间IP数据报的转发。FPGA1外挂存储器2用于IP数据报输出缓存使用，即在IP数据报先根据转发表进入相应的输出缓存，然后再由输出控制器调度排队输出。16个星间网络端口和与星间高速转发模块间的接口均采用LVDS接口电路，星间网络端口速度为20Mbps，与星内各终端设备互联进行数据交互，与星间高速转发模块间的接口速度为100Mbps，实现星内数据与星外数据的交互。

[0046] 星间高速转发模块包含FPGA2、存储器3、6个对外高速网络端口和与星内转发模块间的接口。FPGA2是第三代路由器数据平面实现的核心，主要完成6个高速端口间IP数据报的高速路由转发。FPGA2外挂存储器3用于IP数据报输出缓存使用，当某个输出端口出现拥塞时，将数据帧存入对应的外部缓存。6个对外高速网络端口采用TLK2711串行接口与物理层终端设备相连，终端设备为高速星间激光终端或对地高速Ka调制解调器。

[0047] 本发明采用控制平面和数据平面分开的路由器架构，提高路由器的数据吞吐率，控制平面采用高可靠性处理器系统实现，数据平面采用高性能FPGA实现。

[0048] 本发明路由器为了提高数据平面FPGA的可靠性，FPGA设计采用了三模冗余技术和动态刷新技术，同时使用控制平面监视数据平面的特性，一旦因空间环境问题导致不可恢复的情况，采取自主复位或重加载恢复FPGA的功能解决问题。

[0049] 具体的，如图1所示为本发明星内星间一体化星载路由器的主要构成框图。

[0050] 路由器包括电源模块、处理器模块、星内转发模块和星间高速转发模块，各个模块间采用底板总线互联。星上一次电源经过DC‑DC电源模块后，生成各模块需要的+5V二次电源。

[0051] 处理器模块采用星载高可靠处理器系统(CPU模块+存储器1)，使用1553B总线与星载计算机交互遥测遥控数据，CPU模块通过IO接口对星内转发模块和星间高速转发模块的FPGA1和FPGA2进行控制信号写入和遥测信号读取，同时CPU与星内转发模块的FPGA1以格式II交互IP数据报。星内转发模块以FPGA1为核心，为了提高FPGA1的空间在轨工作可靠性，一是FPGA内部进行了三模冗余设计，二是在外围采用高可靠器件(配置刷新控制模块)对FPGA进行周期刷新。FPGA外挂存储器2用于各通道输出数据缓存。除了与CPU模块间采用格式II进行IP数据报交互，与星间高速转发模块之间也采用格式II，而与星内各设备的数据交互采用格式I。星间高速转发模块的硬件架构与星内转发模块类似，仅是对外高速接口采用TLK2711芯片，对外交互的数据帧格式为格式III。

[0052] 图2为本发明星内星间一体化星载路由器设备IP数据报交互的格式，分成三种格式，分别为格式I、格式II和格式III。

[0053] 为了实现星内星间一体化IP路由，路由器不同接口间数据帧采用了三种不同格式，三个格式的转换均在路由器FPGA中实现，缩短转换带来的时间开销。

[0054] 格式I为864字节，其中包含4字节同步头0x1ACFF1D，40字节IPv6头，818字节IPv6数据域，2字节CRC校验(CRC1)。CRC1是对858字节IPv6数据报数据的CRC校验。格式I仅用于星内转发模块与星内路由终端设备之间的数据交互，星内转发模块内FPGA1仅根据IPv6头字段中的目的IP地址进行路由处理。

[0055] 格式II共868字节，是在格式I的基础上增加了4字节的交互头，该交互头字段是用来区分IP数据报的类型。当数据报为CPU模块发出的Hello包，星内转发模块不需要路由，星间高速转发模块直接根据交互头确定输出端口将该IPv6数据报发送输出；当数据报为CPU发出的路由包，星内转发模块和星间高速转发模块需要根据IPv6头中的目的地址进行路由输出。

[0056] 格式III共896字节，除了包含格式I和格式II中的858字节IPv6数据报，还包括4字节同步头0x1ACFFC1D、6字节AOS头、22字节插入域+封装头+IPoC头、4字节操作控制域和2字节CRC(CRC2)。CRC2是对不包含帧同步头的890字节数据进行CRC校验。格式III用于星间和星地IPv6数据报交互的数据帧格式，采用IP over CCSDS标准，将IPv6数据报承载于AOS帧格式中进行传输。

[0057] 格式I与格式II的转换在星内转发模块FPGA1中完成。由格式I到格式II时，按照路由包格式添加交互头后根据目的IP路由输出；由格式II到格式I时，直接将交互头去掉即可。

[0058] 格式II与格式III的转换在星间高速转发模块FPGA2中完成。由格式II到格式III时，交互头用于指示是Hello包还是路由包，如果是Hello包转换成格式III后直接根据交互头选择端口输出，如果是路由包根据目的IP地址路由输出；由格式III到格式II时，交互头按照路由包格式处理转换后输出至星内转发模块。

[0059] 图3为星间高速转发模块数据传输路径。

[0060] 当网络某一个端口不拥塞时，发送输出缓冲处于空闲状态，则数据帧直接通过直通通道输出(路径a)。直通通道主要包含内部传输控制模块(路由查找)、交叉开关、内部接收控制模块。在数据帧根据路由查找确定输出端口后，经过到各输出端口的交叉开关后直接到相应输出端口的内部接收控制模块，内部接收控制模块优先输出直通通道的数据帧至输出缓冲。当网络某一个端口出现拥塞时，发送输出缓冲处于非空闲状态，则路由至此输出通道的数据帧需要先缓存到外部DDR2存储器。DDR2存储器已经按照输出端口以及数据帧的优先级进行分区，因此存入DDR2的数据帧需要先根据输出端口以及优先级确定交叉开关中的通路并存入相应的DDR2存储分区。存入DDR2分区的数据帧在经过内部传输控制模块(路由查找)后，还需要经过交叉开关、DDR接收控制模块、DDR写入缓冲和DDR读写控制模块后写入DDR2存储器。相应地，从DDR2存储器读取数据帧后，经过DDR读写控制模块、DDR读出缓冲、DDR发送控制模块后由内部接收控制模块输出至端口输出缓冲。

[0061] 本发明为了实现星间数据高速转发，减小转发时延，采用开关直通通道和外部缓存转发通道兼容设计，当输出通道不拥塞时，通过开关直通通道输出，转发延时最小，当输出通道拥塞时，通过外部缓存转发通道输出，保障数据帧的不丢帧可靠传输。

[0062] 本发明未详细说明部分属本领域技术人员公知常识。