基于ATE测试机的低压差线性稳压器芯片批量测试方法

基于ATE测试机的低压差线性稳压器芯片批量测试方法实质审查发明

技术领域

[0001] 本发明涉及芯片测试技术领域，特别涉及LDO芯片测试技术领域，具体是指一种基于ATE测试机的低压差线性稳压器芯片批量测试方法。

具体实施方式

[0057] 为了能够更清楚地理解本发明的技术内容，特举以下实施例详细说明。

[0058] 请参阅图1即图2所示，分别为本发明的一种基于ATE测试机的低压差线性稳压器芯片批量测试方法整体框架图及芯片测试单元结构框图。

[0059] 在一种实施方式中，本发明的基于ATE测试机的低压差线性稳压器芯片批量测试方法具体为，

[0060] 采用芯片测试单元2中的芯片接触socket实现芯片自动测试分选机3与待测芯片的连接，利用分选芯片机制实现对于待测芯片的自动化选料；

[0061] 采用芯片测试单元2中的测试资源通道实现ATE自动测试机1与待测芯片的连接，通过在所述的芯片测试单元2上调用所述的ATE自动测试机1提供的测试资源，用于待测芯片的不同功能的测试；

[0062] 所述的芯片自动测试分选机3与所述的ATE自动测试机1之间实现信号通讯；

[0063] 实现以下测试内容：

[0064] (21)对待测芯片进行外观极性测试；

[0065] (22)对待测芯片进行电性能测试；

[0066] (23)对待测芯片进行外观缺陷测试。

[0067] 其中，所述的步骤(22)具体包括：

[0068] (221)接触性测试；

[0069] (222)开短路测试；

[0070] (2231)电流耐压功耗测试；

[0071] (2232)输出电压功能及压差测试；

[0072] (2233)电源抑制比和噪声测试；

[0073] (2234)保护功能测试；

[0074] (2235)修调测试；

[0075] 还可以包括(224)开短路测试。

[0076] 在优选的实施方式中，如图3所示，所述的(221)接触性测试具体为：

[0077] 利用所述的ATE自动测试机的VI源提供固定电压，通过若干继电器开关K1,K2...Kn，Kn+1分别与待测芯片的PIN1，PIN2...PINn，PINn+1引脚串成闭环回路，每个引脚都是开尔文结构的，分别分成1F和1S两部分，根据各引脚的回路阻抗确定待测芯片接触性是否良好。

[0078] 如图4所示，所述的(222)开短路测试具体为：

[0079] 在待测芯片的输入电压VIN端与输出电压VOUT端都通过所述的ATE自动测试机的VI源提供一个反向小电流，让所述的输入电压VIN端与输出电压VOUT端的反向ESD二极管导通，测试输入电压VIN端与输出电压VOUT端间的压差是否在设定范围之内判断待测芯片的基本引脚ESD功能是否正常。

[0080] 如图5所示，所述的(2231)电流耐压功耗测试具体为：

[0081] 利用所述的ATE自动测试机的VI源在待测芯片的输入电压VIN端、输出电压端VOUT、使能EN引脚施加不同的电压，测试不同电压下的电流，测试在待测芯片不同电压下的电流，来测试待测芯片的耐压能力。

[0082] 所述的(2232)输出电压功能及压差测试具体为：

[0083] 通过改变利用所述的ATE自动测试机的VI源施加在输入电压VIN端的电压以及VI源的拉负载电流实现测试条件的变化，测试相应的输出电压；

[0084] 如图6所示，利用所述的ATE自动测试机的VI源在待测芯片的输入电压VIN端、输出电压端VOUT、使能EN引脚施加不同的电压，第三VI源和第四VI源向待测芯片的输出电压端VOUT提供负载电流的，所述的第三VI源提供一个小电流负载，而第四VI源提供一个负载响应的大电流，所述的第四VI源与所述的测试芯片输出电压端VOUT间还连接一个mos开关管，该mos开关管具有ns级开关时间，以实现ns级的负载响应测试，该mos开关管的控制信号由所述的ATE自动测试机提供；

[0085] 从大到小改变所述输入电压VIN，起始最大电压为测试芯片能正常输出的激励电压，当输出电压VOUT变化到正常输出电压值的98％时，对应的输入输出电压差为最小压差，实现压差测试。

[0086] 如图7所示，所述的(2233)电源抑制比和噪声测试具体为：

[0087] 在连接待测芯片输入电压VIN端的第一VIN源施加一个周期变化的输入电压，该输入电压的最大最小变化值为ΔVIN，在连接输出电压VOUT端的第三VI源提供一个固定的负载电流，测试输出电压的最大最小值为ΔVOUT，根据公式PSRR＝20log(ΔVIN/ΔVOUT)计算出芯片的电源抑制比PSRR数值；

[0088] 在采样时间内，读取尽量多的采样点的最大最小差值ΔVOUT，根据公式RMS＝ΔVOUT/6.6得出待测芯片的噪声数值RMS。

[0089] 所述的(2234)保护功能测试具体为：

[0090] 在利用待测芯片搭建完成的低压差线性稳压器的正常输出功能电路后，在输入电压端VIN的VI源中，输入电压激励不断进行升高，同时扫描输出电压VOUT的数值，当输出电压消失时，此时的输入电压VIN即是过压保护电压；此时降低输入电压VIN的VI源激励电压，当输出电压VOUT恢复时即是过压保护恢复电压；

[0091] 在输出电压VOUT端的VI源中的负载不断变大，在输入电压VIN不变的情况下，同时扫描输出电压VOUT数值，当输出电压VOUT消失时即为待测芯片的限流保护电流值；

[0092] 将输出电压VOUT端与地GND短接，测试电压输入端VIN的VI源于正常工作电压的情况下，输入端的电流大小，此时的输入端电流为芯片的短路电流值；

[0093] 在电压输入端VIN施加一个反向的电压，观察输出电压和输入电流的情况，实现防反接保护功能测试；

[0094] 最后测试待测芯片的基本输出功能。

[0095] 所述的(2235)修调测试具体为：

[0096] 采用金属铝条或者poly结构的修调方法，在修调的铝条两端引出针卡后使用电容充放电对铝条进行熔断从而进行修调，具体是通过输出电压修调目标值和初始值差异，根据修调铝条档位表采用循环判断方法确认具体的修调铝条后，采用编程算法实现对应铝条的烧断或者对应铝条的脉冲，完成修调测试。

[0097] 在更优选的实施方式中，所述的(21)对待测芯片进行外观极性测试，具体为：

[0098] 采用外观测试法，通过显微镜放大待测芯片背面或者正面的印字，PIN1脚标注点上可以进行图像识别的因素来确保各待测芯片的PIN1引脚一致性排布；或

[0099] 采用极性测试法，根据芯片的ESD二极管原理，通过芯片不同脚位之间的二极管特性判断待测芯片的引脚PIN1脚位置，再进行位置转换确保各待测芯片PIN1脚位置一致。

[0100] 所述的(23)对待测芯片进行外观缺陷测试，具体为：

[0101] 对测试过程中可能形成的socket金手指磨损、芯片引脚在变形、打印芯片丝印缺陷的外观缺陷进行剔除，保证芯片的外观良好。

[0102] 在实际应用中，如图1所示，根据芯片批量测试要求，本发明提供的芯片批量测试方法包括硬件设备部分为芯片ATE自动测试机，芯片测试单元和芯片自动测试分选机。进一步芯片测试单元可以测试的功能项目包括外观极性测试，电性能测试和外观缺陷测试。更进一步的，电性能测试包括接触性测试，开短路测试，电流耐压功耗测试，输出电压功能及压差测试，电源抑制比和噪声测试，保护功能测试，修调测试等。由此提供一种全面性，系统性的测试方法，对低压差线性稳压器芯片进行批量化自动测试，为满足芯片应用市场日益增长的功能和特性极致需求从而在芯片工厂制造环节进行芯片的批量化自动化测试。

[0103] 本发明的自动化测试方法所采用的设备硬件框架部分，包括封装测试厂进行芯片测试的ATE自动测试机和芯片自动测试分选机，外加根据芯片测试要求设计的芯片测试单元板卡。这三个部分中的ATE自动测试机和芯片自动测试分选机为芯片测试的基本设备，芯片的自动化测试是通过这个两个设备的组合，利用传感器信号通讯后实现的。芯片测试单元为本发明的测试方法的硬件组成部分。如图2所示，其中包括芯片接触socket，测试资源通道，芯片测试外围器件，芯片测试开关继电器和待测芯片。

[0104] 芯片接触socket为芯片自动测试分选机和芯片连接的硬件装置，通过这个装置实现芯片引脚和测试单元板卡的物理连接，同时能够结合芯片自动测试分选机的分选芯片机制实现芯片的自动化选料。芯片的接触socket设计需根据芯片的封装形式和测试分选机的测试座结构的组成来确定，因此不同的测试分析机和芯片封装形式会对芯片的测试过程中的芯片引脚接触产生影响，设计芯片接触socket需确保芯片的引脚接触良好，这是整个测试方法系统开发的前提条件。

[0105] 测试资源通道为ATE自动测试机提供的测试资源在芯片测试单元板卡的体现，测试资源通过可以在测试单元上调用ATE自动测试机提供的一切测试资源，通过开关继电器和软件编程来实现芯片的不同功能的测试。测试资源通道也是根据每款芯片测试设计的需求，不同的ATE自动测试机的资源不同以及测试site数和效率综合考虑等因素来确认。

[0106] 芯片的测试外圈器件和开关继电器以及待测芯片都是芯片测试单元的基础组成部分，需根据芯片的功能测试条件，ATE资源配置，芯片工作外围器件原理等因素综合考虑来进行设计。芯片的测试单元连接芯片自动测试分选机和芯片ATE自动测试机，同时在芯片测试单元上集成芯片测试所有测试项目所需的测试外围器件和测试激励电压和测量资源。通过测试程序的编程实现芯片自动化测试时的所有测试项目。

[0107] 本发明的自动化测试方法是按照芯片的测试顺序分为外观极性测试，电性能测试和外观缺陷测试。

[0108] 外观极性测试在本发明中的作用是芯片测试前的准备工作，目的是为了保证芯片测试时的芯片位置摆放正确。因为从一个平面的角度看，芯片引脚位置是可以360°旋转的，芯片测试单元的芯片socket部分的芯片接触位置只能对应芯片一种放置方式，不可能让芯片旋转90°、180°等都能进行测试。所以在测试前就需要让芯片的PIN1引脚排布保持一致性。这里提供两种测试解决方法，一个是外观测试法，一个是极性测试法。外观测试法是通过显微镜放大芯片背面或者正面的印字，PIN1脚标注点等可以进行图像识别的因素来进行芯片的PIN1引脚一致性排布。本方法是针对那种已经打印完成丝印或者印字或者PIN1脚标注点的芯片。第二种极性测试法是根据芯片的ESD二极管原理，通过芯片不同脚位之间的二极管特性判断芯片的引脚PIN1脚位置，再进行位置转换确保芯片PIN1脚位置的一致性。

[0109] 外观缺陷测试在本发明中的作用是芯片测试后的确认工作，芯片测试过程中可能因为某些原因，如socket金手指磨损，分选机吸嘴压力大而使芯片引脚在测试过程中变形；或者打印芯片丝印的时候因为激光器功率或者图案设计缺陷等问题导致的丝印不对，丝印缺陷等问题。在此处通过外观缺陷测试进行剔除，保证芯片的外观良好。

[0110] 电性能测试在本发明中包括所有低压差线性稳压器需要进行测试的功能项目，如接触性测试，开短路测试，电流耐压功耗测试，输出电压功能及压差测试，电源抑制比和噪声测试，保护功能测试，修调测试等。

[0111] 芯片的接触性测试指的是测试前确认芯片的引脚和测试单元板卡上面的socket引脚部分是否接触良好。芯片测试的分选机socket配备不同会给会带来芯片引脚的接触问题。另外各种其他因素都会产生接触性影响，如socket老化，芯片引脚因外力变形，测试单元板卡老化等等，因此在芯片正式测试前必须先确认芯片的接触是良好的。

[0112] 具体测试原理为根据欧姆定律在芯片的引脚间构建一个电流回路，利用ATE测试机的VI源提供一个固定电压V，测试回路电流I，根据公式R＝V/I得出芯片引脚回路的阻抗。一般芯片引脚接触良好的回路阻抗都在毫欧级别，最多达到10欧姆，而一般判断接触有问题的回路阻抗在几百到几千欧姆以上。使用这个测试方法就可以在芯片的测试前先判断芯片引脚的接触是否良好，确认良好后再进行后续的测试。

[0113] 如图3所示为芯片接触性测试的具体原理图，物理结构为芯片压在socket上面，socket安装在测试单元的socket布板部分。VI源为ATE测试机提供的一路VI源，通过继电器开关K1,K2...Kn，Kn+1分别把芯片的PIN1，PIN2...PINn引脚串起来形成回路，而每个引脚，比如PIN1都是开尔文结构的，分别分成1F和1S两部分。继电器开关的作用是在测试完成接触性测试后断开每个引脚的连接，方便后续别的测试。

[0114] 进一步的，VI源连接到K1的一端，K1的另一端连接PIN1脚的开尔文结构的1F,1S连接K2的一端，K2的另一端连接PIN2引脚的2F,2S连接K3的一端，以此类推，直到最后一个引脚PINn的nS连接开关Kn+1的一端，Kn+1的另一端接地，以此构成整个测试闭环回路，从而进行芯片接触性测试，并最终根据测试结果判断芯片接触是否良好。

[0115] 以上为芯片接触性测试的一种测试回路方法，可以简称为串联电路，其实还有另一个测试电路模型可以称为并联电路，测试原理都是根据欧姆定律连接引脚测试回路。具体为通过继电器开关把VI源的电压分别给每个芯片引脚的开尔文结构F和S连接，通过每个回路的测试结果分别判断每个引脚的接触情况，两个方法各有优劣，串联电路节省测试板卡布局面积，同时减少测试程序编程内容。并联可以精确到每个引脚的接触情况，方便工程师直观判断芯片接触情况，如果接触不良直接找到接触不良的位置，为解决设备问题如金手指老化更换等提供帮助。

[0116] 更进一步说明，本发明的芯片接触性测试可以不必对芯片的所有引脚进行检测，如果一个芯片的引脚达到十几、二十个以上的时候，对所有引脚进行检测也没有必要。大多数芯片的ATE测试时芯片都是需要保持水平状态接触金手指socket的。因此根据平面理论三点确定一个平面，只要对芯片不同部位的三个引脚进行接触有效性检测，确认这三个引脚接触良好，那么就可以间接判断出芯片是接触良好的。因此芯片的引脚接触有效性检测最少应该检测三个引脚。实际使用时根据需求可以适当增加一定数量的引脚接触有效性检测，理论上越多越准确。

[0117] 芯片的开短路测试称为OPEN/SHORT测试，或者OS测试等。这个测试项是芯片测试时的必备测试项目。根据芯片的引脚对地的ESD二极管特性，反向加个小电流测试二极管的压降就是开短路测试基本原理。开短路测试的目的在测试前，判断芯片的基本引脚ESD功能是否正常，引脚对地有没有开路和短路现象。出现开路和短路的原因有很多种，可能为打线异常，测试座socket金手指损坏或异常，芯片接触不良也是开路的一种原因。其实在芯片接触性测试没有被使用前都是通过开短路来判断芯片是否接触异常的，但是实践中出现过很多开短路正常，引脚接触不正常导致的测试问题。

[0118] 如图4所示为芯片的开短路测试具体原理图。以最简单的低压差线性稳压器为例进行说明，VIN和VOUT对地都有一个反向ESD二极管，通过VI源反向给一个小电流，如100uA的电流，让二极管导通那么测试两者间的压差就是二极管的导通电压，一般在0.5V‑0.7V之间。

[0119] 本发明的开短路测试的编程程序的电压电流量程尽量小，0.5V‑0.7V的范围对应1V的量程，100uA电流对应1mA量程。尽量小的原因是在实际测试过程中可能因为某种原因(如金手指socket引脚间因异物短路，测试单元的PCB板卡某种原因引脚间短路，开路等等)导致测试的结果是开路或者短路，这时如果开路那么施加到芯片引脚的电压就是，量程电压，如果短路那么流经芯片引脚间的电流就是量程电流。如果电压大于芯片引脚耐压，电流大于芯片承受电流都会导致芯片损坏。

[0120] 芯片的电流耐压功耗测试在本发明的测试方法中指的是低压差线性稳压器的工作各种状态下的电流测试，测试原理是通过ATE测试机的VI源在芯片的输入引脚施加一个电压，同时测试这路VI源的电流值。测试的项目可以是多种工作状态下的工作电流，如使能开和使能关的不同条件下的电流，如是不同输入电压下的工作电流，如不同工作模式下的工作电流等等。这里的电流可以等同于是芯片的工作功耗。现在随着市场上对低压差线性稳压器(LDO)芯片的要求向着低功耗，超低功耗，高耐压等方向发展，对测试也提出了更高的要求。一般超低待机功耗的芯片的电流可能是uA级别，或者nA级别，这对ATE测试机的测试精度，测试单元的布局以及外围器件的选型都提出了更高的要求。

[0121] 如图5所示为芯片的电流耐压功耗测试的基本原理图，低压差线性稳压器(LDO)的VIN、VOUT、EN等引脚分别施加VI源1、VIN源2、VIN源3；通过VIN源向各引脚施加不同的电压，测试不同电压下的电流，相当于测试芯片的耐压能力。根据不同低压差线性稳压器的耐压能力不同，VI源测试提供的电压不同。电流耐压功耗测试的注意事项同样是程序编程的VI源通道的电压电流量程大小，以防过大对芯片产生损伤。同样的量程在芯片测试的所有的测试项中都是一个需要注意的点。另外低压差线性稳压器的测试外围主要有输入输出两个电容，如果是输出电压可调的LDO还需要输出分压电阻，这些外围器件都是通过继电器开关进行连接和断开的，本发明所示意的原理图中不再进行额外展示和说明。

[0122] 芯片的输出电压功能及压差测试在本发明的测试方法中指的是低压差线性稳压器的输出电压功能测试。测试芯片的输出电压在各种工作条件下都是正常的，测试项可以分为不同负载电流下的输出电压，不同输入电压下的输出电压，输出电压线性调整率和负载调整率，输出电压的负载响应，输出电压最小压差等。输出电压的线性调整率和负载调整率以及不同负载，不同输入电压的输出电压测试项都可以使用如图5所示的测试电路原理图进行测试，通过改变VI源1的输入电压以及VI源3的拉负载电流实现测试条件的变化，从而测试出相应的输出电压。

[0123] 芯片的输出电压的负载响应和负载调整率有所区别，负载响应是负载在短时间内进行变化来看输出电压的变化波动，短时间指的是在us级或者ns级的负载变化。如果ATE测试机可以提供如此短时间的负载变化那么可以直接进行负载响应的测试。如无法提供，则需要在测试单元板卡上面设计专门的负载响应电路进行测试。如图6所示，一种输出电压负载响应的测试原理图，VI源1和VI源2分别给低压差线性稳压器(LDO)的VIN和使能EN供电，提供芯片工作的输入电压。VI源3和VI源4都是给芯片的VOUT提供负载电流的，其中VI源3提供一个小电流负载，如1mA电流；而VI源4提供一个负载响应的大电流，如果测试的是1mA到1A的负载响应，那么VI源提供的就是1A的大电流负载。而VI源4和芯片VOUT间还需要加上一个mos开关管进行开关切换，这个切换需要一个控制信号，由于mos开关管的开关时间可以实现ns级的开关，所以本发明的测试原理可以实现ns级的负载响应测试。控制信号的产生可以通过ATE测试机的数字板卡通道提供，也可以使用方波发生器外接，也可以使用特定的脉冲芯片和装置提供。

[0124] 输出电压的压差测试(Vdrop)，特别是输出电压最小压差通常为一个LDO的重要指标之一。最小压差指的是LDO工作在线性区的输入和输出电压之差，也可以理解为芯片正常输出时输入需要提供的最小电压输入。通常测试最小压差的原理是输入电压VIN从大到小变化，起始最大电压为芯片能正常输出的激励电压，然后观察输出电压变化，当变化到正常输出电压值的98％时对应的输入输出电压差即为最小压差，又称之为Vdrop。另外低压差线性稳压器的测试外围主要有输入输出两个电容，如果是输出电压可调的LDO还需要输出分压电阻，这些外围器件都是通过继电器开关进行连接和断开的，本发明所示意的原理图中不再进行额外展示和说明。

[0125] 芯片的电源抑制比和噪声测试在本发明的测试方法中也是低压差线性稳压器的一个重要测试项目之一。因为随着技术的进步和应用环境的要求提高，低压差线性稳压器的电源抑制比和噪声性能也是越来越被重视，一些应用场合必须使用高电源抑制比和低噪声的低压差线性稳压器(LDO)芯片。这使得在芯片的批量测试时也必须进行芯片的电源抑制比和噪声的测试，确保芯片的电源抑制比和噪声性能符合应用需求。

[0126] 本发明提供的电源抑制比测试方法为基于ATE测试机的测试平台，使用AWG同步技术，在低压差线性稳压器的输入端施加一个周期变化的输入电压，输入电压的最大最小值可控，同步监控输出电压的变化，并通过测试得出输出电压的最大最小。最后通过电源抑制比的计算公式计算出芯片的电源抑制比(PSRR)。

[0127] 如图7所示，本发明提供的低压差线性稳压器的电源抑制比的测试方法具体实施方法，首先在VIN源1处施加一个周期变化的输入电压，输入电压的最大最小变化值为ΔVIN,输出端的VI源3提供一个固定的负载电流，一般在10mA左右，这个可以按照需求进行变更。VI源3在提供10mA负载的同时测试输出电压的最大最小值，记录为ΔVOUT。最终根据公式计算出低压差线性稳压器的电源抑制比(PSRR)数值。

[0128] 本发明介绍的电源抑制比测试方法中，输入电压VIN通道的输入电容是不能接入测试电路中的，一般测试正常输出电压时输入输出电容没有特别在原理图中标注出来，意在表明不需要接输入电容，但输出电容仍需接入电路中。

[0129] 另一个需要注意的是，基于ATE测试机的测试结果都是测试机进行设定扫描测试多少个采样点后输出平均的数值来表示的。这里测试芯片的电源抑制比需要把输入电压和输出电压的所有采样点中最大最小值都寻找出来以便计算。为了测试的准确性以及防止测试时的外部信号干扰误触发脉冲等因素对测试的干扰，在测试采样点时最大最小值的确认可以进行多次采样后去最大最小平均值来得出的电源抑制比相对来说较为准确。同时测试电源抑制比时的电路布局尽量排除外界干扰的因素。

[0130] 低压差线性稳压器的噪声测试在本发明的测试方法同电源抑制比的测试基本上一样，输入端可以正常供给输出的输入电压。输入输出电容可以正常接入，仍然是VI源3提供一定的带载后测试输出电压数值，对输出电压的噪声测试重要的是对测试的输出电压的采样点的数学计算。同时测试输出电压的时候，设置的采样点和采样时间参数需要特别注意，根据噪声的测试方法研究，一般的采样时间设置在10mS，采样点数尽量多。读取所有采样点的最大最小差值ΔVOUT，根据公式得出芯片的噪声数值。同电源抑制比一样，为了保证测试准确性测试的最大最小差值ΔVOUT最好采用多次测试的平均值来确定，同时可以在一次采用取3个最大值和3个最小值的差值平均值来进一步进行防干扰测试。

[0131] 芯片的保护功能测试也是低压差线性稳压器的测试重要指标之一，主要有低压差线性稳压器的过压保护，短路保护，限流保护，防反接保护，过热保护和恢复等。

[0132] 过压保护和限流保护这两项保护功能测试在本发明的测试方法中可以按照条件扫描测试方法测试出具体的保护电压值和限流保护电流值。具体实施方式为在搭建完成低压差线性稳压器的正常输出功能电路后，测试过压保护时在输入电压端的VI源中，通过测试程序编程使输入电压激励不断进行升高，同时扫描输出电压的数值，当输出电压消失时，此时的输入电压即是过压保护电压；同理此时降低输入电压的VI源激励电压，当输出电压恢复时即是过压保护恢复电压。

[0133] 限流保护功能的限流电流值测试同样可以使用条件扫描测试方法，在输出电压断的VI源中的负载不断使负载变大，在输入电压不变的情况下，同时扫描输出电压数值，当输出电压消失时即为芯片的限流保护电流值。限流测试时需要保证输入输出的VI源通道电流量程大于芯片的限流值，否则测试的限流保护电流值不准确。比如一个低压差线性稳压器的限流保护电流值为1.5A,当VI源给的量程只有1A时，当带负载到1A以上时芯片会保护，输出电压消失，此时的1A并非芯片的限流保护值，而是ATE测试机的通道量产限流上限值，测试1.5A的限流保护芯片时至少把电流量产设置成2A档位。

[0134] 短路保护功能测试在本发明中提供的测试方法为根据短路原理直接在输出端对VOUT和GND短接，然后测试输入端VI源提供正常工作电压的情况下输入端的电流大小，此时的输入端电流为芯片的短路电流值，一般低压差线性稳压器的短路保护电流在10mA左右。短路电流是芯片短路保护功能的性能参数指标，越小的短路电流芯片的性能越强。

[0135] 上述测试短路保护功能时VOUT和GND短接有两种方法可以实现，一是利用开关继电器在测试时直接把VOUT和GND短接；另一种方法是不使用开关继电器而是在VI源的程序编程中把VOUT端的VI源供电电压至0V，理论上0V也是接地的表现，但是需要注意的是0V在有些ATE测试机的定义上不是接地，采用此方法需要提前确认ATE测试机的功能定义。

[0136] 防反接保护功能在本发明中提供的测试方法为在输入端施加一个反向的电压，观察输出电压和输入电流的情况，这里的反向电压在ATE测试机的定义中可以直接施加一个负的输入电压即可。

[0137] 上述所有保护功能测试完成后，需要在测试项目的最后重新测试一下芯片的基本输出功能，确认测试这些保护功能本身没有对芯片产生损坏。同样并非所有的低压差线性稳压器芯片都有上述的所有保护功能，需要根据芯片的实际情况进行选择，否则极易对芯片产生损坏。

[0138] 芯片修调测试在芯片测试环境被大量应用，有些芯片集中在CP测试时进行修调测试，有些芯片集中在FT测试时进行修调测试，两者的选择各有优劣，CP测试节省封装成本，FT测试可以提高芯片输出电压精度。具体的修调方法根据芯片设计时采用的修调原理不同而有所区别，本发明介绍一种在CP测试阶段基于金属铝条或者poly结构的修调方法，在修调的铝条两端引出针卡后使用电容充放电对铝条进行熔断从而进行修调；另一种在FT测试阶段的修调方法为脉冲调制技术，在芯片进入测试模式下，同脉冲调制技术生成修调脉冲对芯片进行修调。两种修调方法的程序编程原理基本上一致，都是通过输出电压修调目标值和初始值差异，根据修调铝条档位表采用循环判断方法确认具体的修调铝条后，采用编程算法实现对应铝条的烧断或者对应铝条的脉冲，最后完成修调后需要进行功能测试确认。

[0139] 上述的修调测试和保护功能测试一般在芯片所有功能测试项之前(接触性测试和开短路测试之后)，这样排列可以减少修调测试和保护功能测试后的重复测试芯片功能的测试项，一定程度上节省了测试时间提高了测效率。

[0140] 本发明所展示的上述的所有测试项目都是低压差线性稳压器芯片的必要测试项，在各个方面都体现芯片的功能，是为了保证芯片在应用端的使用都是合格的良品。这些测试项目都可以在芯片的制成的CP测试环节，FT测试环节，车规三温测试环节中应用。

[0141] 采用了该发明的基于ATE测试机的低压差线性稳压器芯片批量测试方法，芯片测试单元实现芯片自动测试分选机和ATE自动测试机与待测芯片的连接，调用ATE自动测试机的测试资源，实现待测芯片的外观极性测试、电性能测试和外观缺陷测试，进一步的电性能测试包括：接触性测试；开短路测试；电流耐压功耗测试；输出电压功能及压差测试；电源抑制比和噪声测试；保护功能测试以及修调测试。从而实现一种基于目前的ATE测试设备的，涵盖LDO类芯片的全部功能的，可应用于CP测试(晶圆测试)，FT测试(封装测试)，三温测试(车规芯片测试验证)等芯片测试环节中的低压差线性稳压器(LDO)芯片批量测试方法。

[0142] 按照本发明设计的测试系统测试完成的芯片可以确保完全符合设计指标和应用需求。适应最新的低压差线性稳压器应用市场需求，进一步提高了低压差线性稳压器芯片的测试标准。完成低压差线性稳压器芯片的测试系统升级迭代，以适应不断发展的芯片研发进度。

[0143] 在此说明书中，本发明已参照其特定的实施例作了描述。但是，很显然仍可以作出各种修改和变换而不背离本发明的精神和范围。因此，说明书和附图应被认为是说明性的而非限制性的。

查看完整全部详细技术资料

当前第1页第1页第2页第3页