[0001] 本发明涉及开关电源变换器技术领域，特别涉及一种同步整流导通控制芯片及其控制方法。

[0002] 反激开关电源输出整流电路一般采用二极管整流和同步整流两种方式，二极管整流如图1所示，在开关电源原边的PWM开关管Q1开通时，整流二极管DOUT处于截止状态，当Q1从开通变为关断后，磁性储能元件T1释放能量，整流二极管阳极电压大于阴极电压，整流二极管DOUT导通，产生如图1中所示的IF电流。它利用了二极管的正向导通，反向截止的自然特性，简单方便、可靠性高。但是由于二极管固有的结压降的存在，导通损耗较大。而同步整流方式采用MOS管来整流，没有二极管结压降，可以大大地提高整流效率。如图2所示，QSR是同步整流开关管，电流可以从它的体二极管通过，但是为了减小导通损耗，需要在磁性储能元件释放能量的阶段开通MOS管QSR，使电流从MOS管沟道通过而不是从它的体二极管通过，从而降低导通压降，进而减小损耗。因为整流MOS管QSR并不具有自然开通和截止的特性，需要通过检测它的漏极与源极之间的电压来判断它是否开通，即同步整流控制技术。随着开关电源体积逐渐减小，工作频率逐渐增加，对效率的要求也越来越高，因此对同步整流控制技术提出了新的要求。

[0003] 如图3所示，提供了反激开关电源的关键节点的电压时序波形，包括原边PWM开关管Q1的门极电压理想波形G1、同步整流管QSR的漏极与源极之间的电压波形VDS、正常开通时同步整流管的门极波形GSR、误触发开通的同步整流管门极波形GSR(fault)。同步整流控制的基本原理是：在VDS电压小于开通阈值电压Vth(on)时，才允许开通同步整流管，大于关断阈值电压Vth(off)时关闭同步整流管，理想状态如图3中GSR所示。Vth(on)是负值电压，例如‑100mV，负值表示同步整流管的源极S的电压大于漏极D的电压，这是开启同步整流管的必要条件，但是并非充分条件，因为在磁性储能元件能量释放完后，磁性储能元件的漏感与寄生电容可能产生谐振，谐振谷底的负压也可能小于Vth(on),这时候不应该开通同步整流管但是可能误触发开通，如图3中GSR(fault)的波形。如何辨别磁性储能元件在能量释放阶段产生的负压还是能量释放完后漏感谐振产生的负压，是能否正确开通同步整流管的一大技术难点。

[0004] 为解决上述误触发开通的难题，成都芯源系统有限公司在中国专利申请201710561412.6中提出采用转换速率检测来实现，一些情况下在原边PWM开关管刚关断时VDS的下降速率较大，如图3所示的①和②时刻，比谐振时的下降速率大，因此具有一个转换速率的窗口值来区分谐振负压，VDS下降的转换速率小于设定值时认为谐振负压，不允许开通同步整流管。因为不同的开关电源谐振波形的转换速率不同，常常需要采用一个引脚给应用端进行调试匹配转换速率的比较阈值。然而这种方案具有三个缺点：1、通常需要一个引脚来设定转换速率的比较阈值，自适应性较差；2、为了减小开关电源的体积，电源的工作频率越来越高，谐振频率也越高，那么VDS在谐振阶段下降转换速率也很大，很难用此种方法将谐振的转换速率区分开来，或者可用的转换速率窗口范围很窄而致使可靠性较低；3、在软开关的电源拓扑应用中，在谐振中也会出现VDS快速下降，无法被有效区分，而且这时也不应该开通同步整流，该专利申请中的方法也不适用于此场景。

[0005] 另外，上海南芯半导体科技有限公司在中国专利申请202010137682.6中提出一种同步整流控制方法，它提出在检测到VDS峰值后开始计时并对VDS电压进行实时比较，经过设定的时间后VDS电压仍然比较高，则认为是所述的平台电压，而在谐振阶段，VDS的波形是圆弧型，在检测电压和检测时间的夹持下，谐振阶段的VDS不具有所述的平台特性，因此可以区分谐振产生的负压。这种方法在软开关电源中不会误开通同步整流管，解决了专利申请201710561412.6在此场景下遇到的问题。但是它仍然具有两个缺陷：1、仍然需要一个引脚来设计所述的检测时间，以便跟具体的开关电源参数进行匹配，因此上海南芯半导体科技有限公司还在专利202010298524.9中还提出《一种自适应检测时间的同步整流控制方法》来产生这个自适用的检测时间，由于这个时间本身非常小，一般为纳秒级别，实际的自适应范围是有限的；2、在开关电源轻负载下，特别是工作频率高达几百kHz的高频电源中，原边PWM开关管Q1的导通时间非常小，很容易接近于谐振周期时，致使 VDS的平台电压小于所述的检测时间（为了区分谐振负压，此时间又不能设计得过小），最终导致同步整流不开通的现象。

[0019] 下面结合附图对本公开实施例进行详细描述。

[0020] 以下通过特定的具体实例说明本公开的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本公开的其他优点与功效。显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。本公开还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本公开的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。基于本公开中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。在本申请文件的阐述中，比较器正输入端接基准电压，负向输入端接电压检测端，当然也可以反过来连接，只要比较器输出再反向逻辑便可，并不影响正常功能。另外，NMOS管也可由NPN三极管替换。应当理解，本发明描述的一个元件“连接”另一元件时，它可以是直接连接或耦接到另一元件或者可以存在中间元件。像这种简单的逻辑反向和器件替换，或者没有离开本发明宗旨的电路结构上简单的连接关系变更，并不能用以规避本发明。

[0021] 本发明提供的电路集成在芯片内部，为了便于直观理解，在发明的实施例中以反激式同步整流开关电源电路为例作详细说明，但是这并不是用于应用范围的限制，它还可以应用于BUCK降压芯片、正激开关电源等多种电源拓扑结构的控制芯片中。

[0022] 为解决同步整流开关被误触发的问题，图4示出了本发明的同步整流导通控制芯片应用于同步整流反激开关电源电路的结构示意图。如图4所示，同步整流反激开关电源电路包括：本发明的同步整流导通控制芯片40，以及现有技术的磁性储能元件41、原边脉宽调制芯片42、原边PWM开关管43、同步整流开关管44、容性储能元件45。

[0023] 它的工作原理是：所述原边脉宽调制芯片42控制PWM开关管43开通时，电流从开关电源电路的输入端VIN进入磁性储能元件41的原边绕组411，磁性储能元件41进行能量存储；所述原边脉宽调制芯片42控制PWM开关管43关闭后，磁性储能元件41进行能量释放，电流从磁性储能元件41的副边绕组412通过同步整流开关管44,到达开关电源电路的输出端VOUT流出，或者流入输出端的容性储能元件45进行能量存储。在磁性储能元件41存储能量和释放能量的不断循环下，能量从反激开关电源电路的VIN端传输至输出端VOUT。

[0024] 所述磁性储能元件41包括原边绕组411和副边绕组412，在物理实现上可以采用多种方式，例如采用铜线绕制或者PCB板金属走线进行绕制等等。

[0025] 所述原边脉宽调制芯片42控制PWM开关管43开通的占空比，也就是开通时间与开关周期的比例，可以通过调节开通时间、关断时间、开关周期，或者它们之间的组合来实现。

[0026] 所述原边PWM开关管43主要起开关作用，可以是N沟道硅MOS管或碳化硅MOS管、NPN三极管、晶闸管、或者绝缘栅双极型晶体管等。

[0027] 所述同步整流开关管44主要起开关作用，在磁性储能元件41存储能量时关闭，稀释能量时开通，可以是N沟道硅MOS管、N沟道碳化硅MOS管、绝缘栅双极型晶体管等。

[0028] 所述输出容性储能元件45是电容器件，可以是电解电容、陶瓷电容、薄膜电容等。

[0029] 本发明的关键在于提出了一种同步整流导通控制芯片，内部集成有同步整流控制电路，用于准确判断磁性储能元件41的能量存储阶段和释放阶段，并且在能量存储阶段关闭所述同步整流开关管44，在能量释放阶段开通所述同步整流开关管44。同步整流控制电路包括相对最大电压识别电路401、同步检测比较电路402和逻辑电路403。将这些电路在一个晶圆上实现而形成同步整流导通控制芯片40。同步整流导通控制芯片40至少包括三个引脚：源极检测输入引脚VS、漏极检测输入引脚VD和输出引脚VG。源极检测输入引脚VS连接同步整流开关管44的源极，漏极检测输入引脚VD连接同步整流开关管44的漏极，VD和VS为同步整流导通控制芯片内部电路提供检测信号VDS，VG输出信号控制同步整流开关管44的开通或关断。

[0030] 本发明的一种同步整流导通控制方法，包括以下步骤：步骤S1、相对最大电压识别电路检测并识别同步整流开关管的漏源电压是否出现了相对最大电压，如果是则输出使能有效信号TEN给逻辑电路，逻辑电路用使能寄存器保存使能有效信号TEN，转至步骤S2，否则持续检测漏源电压。

[0031] 如图3所示，检测电压VDS可分为能量存储阶段、能量释放阶段和谐振阶段。在谐振阶段产生多个谐振峰值，并且这些谐振峰值电压是逐渐衰减的，一般情况下这些谐振峰值电压小于磁性储能元件41能量存储阶段的电压，因此只要在一个周期内检测到VDS出现了最大电压值，可以识别为能量存储阶段，这个最大电压是一个周期的最大值，在后面周期的能量存储阶段VDS电压可能变化，例如它随着输入电压变化而变化，所以检测到的最大电压值应为相对最大值。

[0032] 相对最大电压识别电路401通过识别同步整流开关管44的漏极与源极之间的电压差VDS的相对最大电压，来判断磁性储能元件41的能量存储阶段，并输出判断结果给逻辑电路403。

[0033] 进一步的，检测并识别同步整流开关管的漏源电压VDS是否出现了相对最大电压的方法为电压型检测方法，包括以下步骤：步骤S101、获取上一周期的同步整流开关管的漏源电压的相对最大电压作为起点电压，生成逐渐减小的捕捉阈值电压VC。

[0034] 每一个周期内同步整流开关管的漏源电压都有一个最大值，而且每个周期的最大电压值有可能各不相同。这个最大电压值是相对于同一个周期内的其他峰值电压（包括谐振峰值电压）而言的，有可能小于其他周期的最大电压，因此称为相对最大电压，如图6所示的VC1、VC2，是不同周期的相对最大电压。

[0035] 所述捕捉阈值电压缓慢减小的速率以不引起误检测到谐振峰值电压为判断标准。优选地，在一个周期内的谐振阶段捕捉值电压线上的最小值应不低于VDS第一个谐振峰值电压，那么即使在不屏蔽第一个谐振峰值的情况下也不会误检测到谐振峰值电压作为相对最大电压。（注：这个只是优选方案，因为后面的实施例提出在同步整流开关关断后再延时一段时间相对最大电压识别电路才开始工作，这样可以屏蔽掉第一个谐振峰值或多个谐振峰值，那么相对最大电压捕捉阈值电压也可以低于第一个谐振峰值电压）。

[0036] 设置相对最大电压缓慢减小的原因是：不同周期的相对最大电压可能不相同，如果不缓慢减小，那么如果下一个周期的相对最大电压低于前一个周期的相对最大电压，那么是无法采集到下个周期的相对最大电压的。需缓慢减小所述捕捉阈值电压，使之最终接近可能采集的相对最大电压，才能在后面的周期中继续采集到降低了的相对最大电压。

[0037] 步骤S102、将实时检测的同步整流开关管的漏源电压VDS与捕捉阈值电压进行比较，直到检测到同步整流开关管的漏源电压VDS非常接近于捕捉阈值电压时（图6中的A时刻），相对最大电压识别电路401输出使能有效信号给逻辑电路403。

[0038] 非常接近可以定义为比捕捉阈值电压小设定的数值，这个数值可以根据实际需要进行设定，可以按照相对数值来设定，也可以按照相对比例来设定，设定数值大小不应作为对本发明的限制。

[0039] 步骤S103、逻辑电路403的使能寄存器保存使能有效信号，作为同步整流开关管导通的必要条件，转至步骤S2；同时继续实时检测漏源电压VDS，直到检测到本周期的相对最大电压Vc1，刷新保存最新的相对最大电压值，返回步骤S101进行循环操作。

[0040] 由于本发明的方法只需要识别VDS是否出现了相对最大电压，而不需要精确采样VDS最大电压的具体大小。因此，本发明还提出一种更优选的相对最大电压识别的电流型检测方法，它将VDS电压在一个采样电阻和一个二极管连接方式的采样MOS上转化为电流，然后通过电流镜复制保存这个采样MOS上的电流，并用电流与电流之间的直接比较来识别出相对最大电流，进而间接识别VDS的相对最大电压。

[0041] 相对最大电压识别的电流型检测方法包括：步骤S101’、获取上一周期的同步整流开关管的相对最大电流并作为起点电流（图
9中的Ic），生成逐渐减小的捕捉阈值电流（如图9中向下倾斜的直线）。

[0042] 缓慢减小的速率以不引起误检测到谐振峰值电流为判断标准。优选地，在一个周期内的捕捉阈值电流的最小值应不低于VDS第一个谐振峰值电流，那么即使在不屏蔽第一个谐振峰值的情况下也不会误检测到谐振峰值电流作为相对最大电流。

[0043] 步骤S102’、将实时采样电流与捕捉阈值电流进行比较，直到采样电流非常接近于捕捉阈值电流时，相对最大电压识别电路401输出使能有效信号给逻辑电路403。

[0044] 非常接近的定义类似于步骤S102中的非常接近。

[0045] 步骤S103’、逻辑电路403的使能寄存器保存使能有效信号，作为同步整流开关管导通的必要条件，转至步骤S2；同时继续实时检测采样电流，直到检测到本周期的相对最大电流（图9中的Ic1），刷新保存最新的相对最大电流值，返回步骤S101’进行循环操作。

[0046] 通过检测相对最大电流来间接感知VDS是否出现了相对最大电压的电流型检测方法有几点优势：①、采样MOS的栅极和漏极连接在一起，集成电路领域常称它为二极管连接方式，生成的栅极电压随电流的变化较小，因此对VDS采样的输入电压范围广，不会因为VDS电压太高而超出比较器的工作范围，也不会因为VDS电压太低而信噪比小；②、电流容易在集成电路内镜像复制；③、电流与电流进行比较，速度快，且不容易受干扰，电路结构简单。

[0047] 步骤S2、继续实时检测同步整流开关管的漏源电压，当同步整流开关管的漏源电压VDS＜开通阈值电压时Vth(on)，同步检测比较电路输出第一有效信号给逻辑电路，逻辑电路控制同步整流开关管导通，并初始化使能寄存器；未接收到使能寄存器的有效信号或者未检测到VDS＜Vth(on)时，都禁止开通同步整流开关管。

[0048] 步骤S3、当检测到同步整流开关管的漏源电压VDS＞关断阈值电压Vth(off)时，同步检测比较电路输出第二有效信号Toff给逻辑电路，逻辑电路控制同步整流开关管关断。

[0049] 步骤S4、同步整流开关管关断后，返回步骤S1，立即进入下一次（即下一个周期）相对最大电压的检测和识别，或者延迟一段设定时间后才进行下一次相对最大电压的检测。延时一段设定时间的目的是尽量屏蔽掉第一个甚至多个谐振峰值。如此不断循环，开通和关断同步整流开关管。

[0050] 本发明的一种同步整流导通控制芯片40，如图5所示，内部集成相对最大电压识别电路401、同步检测比较电路402和逻辑电路403。相对最大电压识别电路401和同步检测比较电路402实时检测同步整流开关管的漏源电压VDS，当同步整流开关管的漏源电压VDS出现相对最大值时，相对最大电压识别电路401发出使能有效信号TEN给逻辑电路403并进行保存。当同步整流开关管的漏源电压VDS＜开通阈值Vth(on)时，同步检测比较电路402输出第一有效信号Ton给逻辑电路403；当逻辑电路403收到使能有效信号TEN和第一有效信号Ton时，输出高电平至控制芯片的输出引脚VG，控制同步整流开关管导通。当同步整流开关管的漏源电压VDS＞关断阈值Vth(off)时，同步检测比较电路402输出第二有效信号Toff给逻辑电路403；当逻辑电路403收到第二有效信号Toff时，输出低电平至控制芯片的输出引脚VG，控制同步整流开关管关断。

[0051] 进一步的，作为本发明的一种实施例，相对最大电压识别电路401如图5所示，包括：采样开关S1、采样电容C1、第一比较器CMP1、单稳态触发器MTRG、微电流源I1。采样开关S1的一端和第一比较器CMP1的正输入端分别连接漏极检测输入引脚VD。第一比较器CMP1的负输入端分别连接微电流源I1的正端、采样电容C1的一端和采样开关S1的另一端。微电流源I1的负端和采样电容C1的另一端接地。第一比较器CMP1的输出端连接单稳态触发器MTRG的输入端，单稳态触发器MTRG的输出端分别连接采样开关S1的控制端和逻辑电路的第一输入端。相对最大电压识别电路401的地连接源极检测输入引脚VS。

[0052] 图5中，采样电容C1上生成的电压VC就是捕捉阈值电压，它与第一比较器CMP1的正输入端的输入电压VSAM（即同步整流管漏源的实时电压VDS）通过比较器CMP1进行比较，输出比较结果CR1给单稳态触发器。当VSAM大于VC时比较器CMP1的输出CR1发生翻转，并进一步触发单稳态触发器输出使能有效信号TEN分别给逻辑电路的第一输入端和采样开关S1的控制端。在使能有效信号TEN的作用下闭合采样开关S1，刷新采样电容C1的电压，使VC等于VSAM，此时就保存了一个新的相对最大电压。由于单稳态触发器的特性，在使能有效信号TEN消失后，采样开关S1再次断开，在微电流源I1的作用下，所述捕捉阈值电压VC从相对最大电压缓慢减小，直到再次遇见VSAM大于VC时，发生新一轮的采样刷新动作。如此不断循环，不断地输出使能有效信号和保存相对最大电压。

[0053] 进一步的，作为本发明的一种实施例，同步检测比较电路402包括：第二比较器CMP2和第三比较器CMP3，第二比较器CMP2的负输入端和第三比较器CMP3的正输入端分别连接漏极检测输入引脚VD。第二比较器CMP2的正输入端输入同步整流的开通阈值电压Vth(on)，第三比较器CMP3的负输入端输入同步整流的关断阈值Vth(off)。第二比较器CMP2的输出端连接逻辑电路的第二输入端，第三比较器CMP3的输出端连接逻辑电路的第三输入端。同步检测比较电路402的地连接源极检测输入引脚VS。

[0054] 第二比较器CMP2检测到VDS电压低于同步整流开通阈值Vth(on)时，输出第一有效信号Ton到逻辑电路的第二输入端；比较器CMP3检测到VDS电压高于同步整流关断阈值Vth(off)时，输出第二有效信号Toff到逻辑电路的第三输入端。

[0055] 进一步的，作为本发明的一种实施例，逻辑电路403包括：使能寄存器RS1、与门AND1和同步整流输出控制触发器RS2。使能寄存器RS1的S输入端作为逻辑电路的第一输入端，使能寄存器RS1的R输入端和与门AND1的第一输入端连接并作为逻辑电路的第二输入端，同步整流输出控制触发器RS2的R输入端作为逻辑电路的第三输入端。使能寄存器RS1的输出端Q连接与门AND1的第二输入端，与门AND1的输出端连接同步整流输出控制触发器RS2的S输入端。同步整流输出控制触发器RS2的输出端Q连接输出引脚VG。

[0056] 使能寄存器RS1保存记录使能有效信号TEN；与门AND1的两个输入端同时为高电平时，输出有效信号给同步整流输出控制触发器RS2。同步整流输出控制触发器RS2接收到AND1的有效信号后，输出高电压至VG引脚，以开通同步整流开关管44，直到同步整流输出控制触发器RS2接收到第二有效信号Toff时输出低电压至VG引脚，以关闭同步整流开关管44。

[0057] 如图6所示，是相对最大电压识别电路401电压型实现方法的关键结点的时序波形，下面结合时序波形进一步详细说明相对最大电压识别电路401电压型实现方法的工作原理：在A时刻，检测到漏源电压VDS大于采样电容C1上的电压VC（即捕捉阈值电压），第一比较器CMP1翻转，进而触发单稳态触发器在A~B段产生高电平脉冲的使能有效信号TEN1，TEN1使采样开关S1闭合，VC跟随VDS的大小，保存一个相对最大电压VC1，同时TEN1把使能寄存器RS1触发为高电平，记录下来检测到了一个相对最大电压这一事件。

[0058] 在B时刻，单稳态触发器自动恢复至稳态值，采样开关S1断开，因为微电流源I1的放电作用，电压VC从B时刻的相对最大电压VC1开始逐渐减小。因为后面周期的相对最大电压有可能快速下降，较大幅度地低于VC1，那么如果VC保持VC1不变的话就不能捕捉后续的相对最大电压，因此设计VC从相对最大值VC1缓慢下降的功能，最终会检测到VDS非常接近于VC，继续捕捉下降后的相对最大电压。

[0059] 在C时刻，磁性储能元件41结束能量存储并开始进入能量释放阶段，VDS电压波形开始下降。

[0060] 在D时刻，VDS下降至同步整流开通阈值Vth(on),比较器CMP2输出Ton有效信号，那么与门AND1的两个输入端同时接收到有效信号，输出高电平触发RS2输出高电平电压，由于触发器RS2的寄存作用，即使与门AND1输出的高电平撤销了，RS2仍然维持高电平电压，持续开通同步整流开关管44。

[0061] 在E时刻，VDS上升至同步整流关断阈值Vth(off), 比较器CMP3输出Toff有效信号，使RS2输出电压从高到低翻转，持续地关闭同步整流，直到下一次开通。

[0062] 在F时刻，出现同步整流开关管关闭后的第一个谐振峰值，该峰值电压应小于捕捉阈值电压VC，这可以通过设计微电流源I1的电流值来实现，从而谐振峰值都不会被检测到，不会产生使能有效信号TEN，那么，即使VDS谐振到同步整流开通Vth(on)以下，也不会误触发开通同步整流开关管44。

[0063] 在G时刻，再次捕捉到了相对最大电压，像A时刻一样发生一系列动作，在采样电容C1上保存新的相对最大电压VC2，进入新周期的循环。

[0064] 所述最大相对电压VC1、VC2，之后还会继续检测到VC3、VC4……,这些电压是捕捉阈值电压VC中特殊时刻的电压值，这个特殊时刻就是使能有效信号TEN控制采样开关S1刷新的时间段。

[0065] 所述单稳态触发器是数字电路中常用的逻辑单元，它有两个状态，一个稳定状态和一个暂稳态。如果稳定状态为低电平，那么暂稳态就是高电平；反之，如果稳定状态为高电平，那么暂稳态就是低电平。在外加脉冲的作用下，单稳态触发器可以从一个稳定状态转到一个暂稳态，经过延时环节后，从暂稳态又回到原来的稳态。外加的脉冲可以是高电平，也可以是低电平。因此，单稳态触发器作为数字电路的基本单元的实现方式是多样的，在本实施例用，采用的是高电平脉冲进行触发，生成高电平的暂稳态，仅为了阐述本发明检测相对最大电压的工作原理，而不是用于限制其保护范围。

[0066] 在一个实施例中，所述微电流源I1也可以采用电阻来实现缓慢放电的作用。

[0067] 在一个实施例中，使能寄存器RS1的清零端口R，也可以采用Toff来触发，还可以采用另外单独的比较器跟对应的比较阈值进行比较，根据输出结果来初始化RS1,因为只要检测到VDS低至某一阈值电压，表示相对最大电压已经出现过了，就可以初始化RS1，进行下一个周期的相对最大电压的检测。

[0068] 在一个实施例中，在同步整流开关管44关闭后，再延迟一小段时间才允许所述相对最大电压识别电路401进行下一个周期的相对最大电压检测，这样可以在第一个或者多个谐振峰值之后才采样，更加有效地避免谐振峰值的影响。

[0069] 在一个实施例中，同步整流开关管44可与所述同步整流控制电路一起集成在一个晶圆上形成一个同步整流导通控制芯片70，那么该芯片仅有VS和VD两个引脚，如图7所示。同步整流控制电路的工作原理与图4中的相同，不再赘述。

[0070] 在一个实施例中，将VDS在一个采样电阻上产生采样电流，然后再利用集成电路中的电流镜复制采样并进行相应比较，从而可以通过捕捉相对最大电流来间接感知是否出现了相对最大电压，即相对最大电压的电流型检测方法。

[0071] 图8示出了相对最大电压的电流型检测方法的电路结构示意图。如图8所示，相对最大电压识别电路401包括：采样电阻RS、第一N沟道MOS管N1、第二N沟道MOS管N2、第三N沟道MOS管N3、第一P沟道MOS管P1、第二P沟道MOS管P2、采样开关S1、采样电容C1、比较器CMP1、单稳态触发器MTRG和微电流源I1。采样电阻RS的一端连接漏极检测输入引脚VD，采样电阻RS的另一端分别连接第一N沟道MOS管N1的漏极和栅极、第二N沟道MOS管N2的栅极、采样开关S1的一端。第一N沟道MOS管N1的源极和第二N沟道MOS管N2的源极接地。第一P沟道MOS管P1的源极连接第二P沟道MOS管P2的源极。第一P沟道MOS管P1的栅极和漏极相连并分别连接第二P沟道MOS管P2的栅极、第二N沟道MOS管N2的漏极。第二P沟道MOS管P2的漏极和第三N沟道MOS管N3的漏极分别连接单稳态触发器的输入端。单稳态触发器的输出端分别连接采样开关S1的控制端和逻辑电路的第一输入端。第三N沟道MOS管N3的栅极分别连接微电流源I1的正端、采样电容C1的一端和采样开关S1的另一端。第三N沟道MOS管N3的源极、微电流源I1的负端和采样电容C1的另一端接地。相对最大电压识别电路401的地连接源极检测输入引脚VS。

[0072] 漏源电压VDS在采样电阻RS和N沟道MOS管N1上转化为电流IDS，由于N1的漏极和源极连接在一起生成了与电流IDS对应的栅源电压，N2和N3的栅源电压与N1相同，从而N2和N3可以成比例地镜像复制IDS。N3通过采样开关S1成比例地镜像复制IDS，之后再逐渐减小，生成捕捉阈值电流IC。P1和P2也是一对电流镜，P2成比例地复制P1的电流，那么在P2上生成的采样电流ISAM也与IDS成比例关系。将采样电流ISAM与捕捉阈值电流IC进行比较，并把输出比较结果CR1传给单稳态触发器。当ISAM大于IC时，CR1变为高电平有效信号，并进一步触发单稳态触发器输出使能有效信号TEN，在使能有效信号的作用下开通采样开关S1，刷新采样电容C1的电压，使IC等于ISAM，此时就保存了一个新的相对最大电流。在使能有效信号TEN消失后，采样开关S1再次断开，在微电流源I1的作用下，IC从相对最大电流缓慢减小，直到再次遇见ISAM大于IC时，发生新一轮的采样刷新动作。如此不断循环，不断地输出使能有效信号和保存相对最大电流。同步检测比较电路402和逻辑电路403的电路结构和原理跟图4中的一样，不再赘述。

[0073] 如图9所示，是相对最大电压识别电路401电流型实现方法的关键结点的时序波形，与图6所示电压型实现方法的关键波形相比较，需要将电压VDS在采样电阻RS上转化为电流，然后镜像复制产生ISAM和IC。下面结合时序波形图9进一步详细说明相对最大电压识别电路401电流型实现方法的工作原理：在A时刻，检测到采样电流ISAM大于捕捉阈值电流IC，结点CR1变为高电平，进而触发单稳态触发器在A~B段产生高电平脉冲的使能有效信号TEN1，TEN1使采样开关S1闭合，采样电容C1的电压被刷新，那么在N3上也刷新保存了一个相对最大电流IC1，同时TEN1把使能寄存器RS1触发为高电平，记录下来检测到了一个相对最大电流这一事件。

[0074] 在B时刻，单稳态触发器自动恢复至稳态值，采样开关S1断开，因为微电流源I1的放电作用，采样电容C1的电压VC逐渐减小，那么捕捉阈值电流IC从相对最大电流IC1开始逐渐减小。因为后面周期的相对最大电流有可能快速下降，较大幅度地低于IC1，那么如果IC保持IC1不变的话就不能捕捉后续的相对最大电流，因此设计IC从相对最大值IC1缓慢下降的功能，最终会检测到ISAM非常接近于IC，继续捕捉下降后的相对最大电流。

[0075] 在C时刻，磁性储能元件41结束能量存储并开始进入能量释放阶段，VDS电压波形开始下降，采样电流ISAM也开始下降。

[0076] 在D时刻，VDS下降至同步整流开通阈值Vth(on),比较器CMP2输出Ton有效信号，那么与门AND1的两个输入端同时接收到有效信号，输出高电平触发RS2输出高电平电压，由于触发器RS2的寄存作用，即使与门AND1输出的高电平撤销了，RS2仍然维持高电平电压，持续开通同步整流开关管44。

[0077] 在E时刻，VDS上升至同步整流关断阈值Vth(off), 比较器CMP3输出Toff有效信号，使RS2输出电压从高到低翻转，持续地关闭同步整流，直到下一次开通。

[0078] 在F时刻，出现同步整流开关管关闭后的第一个谐振峰值，该峰值电压产生的采样电流ISAM应小于捕捉阈值电流IC，这可以通过设计微电流源I1的电流值来实现，从而谐振峰值都不会被检测到，不会产生使能有效信号TEN，那么，即使VDS谐振到同步整流开通Vth(on)以下，也不会误触发开通同步整流开关管44。

[0079] 在G时刻，再次捕捉到了相对最大电流，像A时刻一样发生一系列动作，在N型沟道MOS管N3上保存新的相对最大电流IC2，进入新周期的循环。

[0080] 所述最大相对电流IC1、IC2，之后还会继续检测到IC3、IC4……,这些电流是捕捉阈值电流IC中特殊时刻的电流值，这个特殊时刻就是使能有效信号TEN控制采样开关S1刷新的时间段。

[0081] 图10示出了相对最大电压的电流型检测方法的另一种电路结构示意图。如图10所示，相对最大电压识别电路401包括：采样电阻RS、第一N沟道MOS管N1、第二N沟道MOS管N2、第三N沟道MOS管N3、第一P沟道MOS管P1、第二P沟道MOS管P2、采样开关S1、采样电容C1、比较器CMP1、单稳态触发器MTRG和微电流源I1。采样电阻RS的一端连接漏极检测输入引脚VD，采样电阻RS的另一端分别连接第一N沟道MOS管N1的漏极和栅极、第二N沟道MOS管N2的栅极、采样开关S1的一端。第一N沟道MOS管N1的源极和第二N沟道MOS管N2的源极接地。第一P沟道MOS管P1的源极连接第二P沟道MOS管P2的源极。第一P沟道MOS管P1的栅极和漏极相连并分别连接第二P沟道MOS管P2的栅极、第三N沟道MOS管N3的漏极。第二P沟道MOS管P2的漏极和第二N沟道MOS管N2的漏极分别连接单稳态触发器的输入端。单稳态触发器的输出端分别连接采样开关S1的控制端和逻辑电路的第一输入端。第三N沟道MOS管N3的栅极分别连接微电流源I1的正端、采样电容C1的一端和采样开关S1的另一端。第三N沟道MOS管N3的源极、微电流源I1的负端和采样电容C1的另一端接地。相对最大电压识别电路401的地连接源极检测输入引脚VS。

[0082] 图10中，P1与N3连接，那么P2产生相对最大电流IC流入结点CR1，与图8中的相反；N2直到产生采样电流ISAM，它流出结点CR1，与图8中的相反。由于最大相对电流和采样电流采用与图8中反极性的比较，那么单稳态触发器MTRG2也需相应地变为低电平触发的实现方式。图10和图8在电路实现上采用了不同极性的比较逻辑，同样能通过检测相对最大电流来间接感知VDS相对最大电压的出现，基本原理是形同的，不再赘述。

[0083] 本发明提供的同步整流控制电路检测同步整流开关管漏极和源极之间压差VDS的所述相对最大电压，只有磁性储能元件的能量存储阶段检测到相对最大电压，然后产生使能有效信号允许同步整流开启，而在谐振阶段并不能检测到相对最大电压值，从而有效地避免了误触发开通同步整流开关管。由于不需要采用VDS的转换速率，因此不存在谐振频率很大而致使不能有效区分的情况、不存在软开关电源拓扑应用中VDS突然下降而致使同步整流误开通的情况、也不需要额外的引脚来调试匹配转换速率的比较阈值；由于不需要通过设定时间来区分能量储能阶段还是谐振阶段，本发明中与时间相关的环节只有使能有效信号，它的作用是刷新采样电容和触发使能寄存器而不是直接决定是否允许开通同步整流，时间宽度可低至几十纳秒，远低于能量存储阶段的时间甚至谐振周期，因此不存在用时间来区分能量存储阶段的传统技术那样不开通同步整流的问题。

[0084] 以上仅为说明本发明的实施方式，并不用于限制本发明，对于本领域的技术人员来说，凡在本发明的精神和原则之内，不经过创造性劳动所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。