[0001] 本发明涉及电子技术领域，尤其涉及一种数控供电电路及终端设备。

[0002] 现有CPU(中央处理器)由三组基本电压来供电，三组基本电压分别是VDDCR电压(核心电压)、VDDCR_SOC电压(集显电压)和VDD_MISC电压(辅助电压)。目前，主板上设计的CPU的供电电路需要两颗电源主控芯片及其外围电路来控制，其中一颗电源主控芯片控制VDDCR电压和VDDCR_SOC电压的输出，另一颗电源主控芯片控制VDD_MISC电压的输出。两颗电源主控芯片均为模拟控制芯片，对应的外围电路结构复杂，BOM(物料清单)用料繁多，研发及物料成本较高；并且主板的运行性能较差。

[0038] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

[0039] 请参阅图1，本发明实施例提供的终端设备包括一主板，所述主板上设有数控供电电路10和CPU 20，所述数控供电电路10连接CPU 20，所述数控供电电路10根据CPU的供电需求输出对应压值的核心电压、集显电压和辅助电压给CPU供电；还根据电流和温度来控制工作状态。

[0040] 所述CPU 20的电路结构如图2所示，此处仅示出与本实施例相关的引脚连接，其他引脚及其连接关系为现有技术，此处不做详述。只要支持SVI3协议的CPU都可由数控供电电路10来供电，例如AM5平台的CPU。需要理解的是，图2中，核心电压脚(VDDCR_n，n为正整数，从1排序到203)包括VDDCR_1脚、VDDCR_2脚、VDDCR_3脚、……、VDDCR_202脚和VDDCR_203脚。集显电压脚(VDDCR_SOC_m，m为正整数，从1排序到24)包括VDDCR_SOC_1脚、VDDCR_SOC_2脚、VDDCR_SOC_3脚、……、VDDCR_SOC_23脚和VDDCR_SOC_24脚。辅助电压脚(VDD_MISC_x，x为正整数，从1排序到20)包括VDD_MISC_1脚、VDD_MISC_2脚、VDD_MISC_3脚、……、VDD_MISC_19脚和VDD_MISC_20脚。基于各个供电引脚的个数较多但均按序排列，对中间部分按序排列的供电引脚进行省略图示。

[0041] 需要理解的是，所述主板上还设有现有的电源电路，其有多个不同供电端，提供对应的第一电压12V_IN、第二电压+3VS、第三电压1.05V、第四电压5V_SB、第五电压3P3V_SYS等，此处对电源电路的具体电路结构不做详述。

[0042] 所述数控供电电路10包括主控模块110、核心输出模块120、集显输出模块130和辅助输出模块140；所述主控模块110连接核心输出模块120、集显输出模块130、辅助输出模块140和CPU 20；核心输出模块120、集显输出模块130和辅助输出模块140均连接CPU 20；所述主控模块110根据CPU的供电需求，输出对应的驱动信号分别控制核心输出模块120输出对应压值的核心电压VDDCR、集显输出模块130输出对应压值的集显电压VDDCR_SOC、以及辅助输出模块140输出对应压值的辅助电压VDD_MISC；主控模块110还对核心输出模块120、集显输出模块130和辅助输出模块140进行电流和温度检测，控制核心输出模块120、集显输出模块130和辅助输出模块140的工作状态。一个主控模块就能同时控制三个输出模块输出对应的供电给CPU供电，无需分开控制，节省了部分电子元件。

[0043] 请一并参阅图3，所述主控模块110包括数字电源芯片UP、第一电容C1、第一电阻R1和使能单元111；所述数字电源芯片UP的PWM7脚、CS7脚和TEMP2脚均连接集显输出模块130；所述数字电源芯片UP的PWM1脚、PWM2脚、PWM3脚、PWM4脚、PWM5脚、CS1脚、CS2脚、CS3脚、CS4脚、CS5脚和TEMP1脚均连接核心输出模块120；数字电源芯片UP的EN1脚、EN2脚和EN3脚均连接使能单元111；数字电源芯片UP的SVD脚、SVC脚、SVIO脚与CPU 20的SVD脚、SVC脚、SVT脚一对一连接；数字电源芯片UP的PWM8脚、TEMP3脚和CS8脚均连接辅助输出模块140；数字电源芯片UP的VINSEN脚连接第一电阻R1的一端，第一电阻R1的另一端输入第一电压12V_IN，数字电源芯片UP的VDD33脚输入第二电压+3VS，数字电源芯片UP的VDD18脚通过第一电容C1接地。

[0044] 所述使能单元111包括第一开关管Q1(NPN三极管)、第二开关管Q2(NMOS)、第二电阻R2、第三电阻R3、第四电阻R4、第二电容C2和第三电容C3；所述第一开关管Q1的基极B连接第四电阻R4的一端和第二电容C2的一端，第四电阻R4的另一端输入第三电压1.05V，第一开关管Q1的集电极C连接第二电阻R2的一端和第二开关管Q2的栅极G，第二电阻R2的另一端输入第四电压5V_SB，第二电容C2的另一端和第一开关管Q1的发射极E均接地；第二开关管Q2的漏极D连接第三电阻R3的一端和第三电容C3的一端，还连接数字电源芯片UP的EN1脚、EN2脚和EN3脚；第三电阻R3的另一端输入第五电压3P3V_SYS，第二开关管Q2的源极S和第三电容C3的另一端均接地。

[0045] 其中，所述数字电源芯片UP的型号优选为MP2825，其支持AMD CPU的SVID(Serial Voltage Identification)电源管理协议，与CPU之间传输SVID信号(包括数据信号SVD、时钟信号SVC和警示信号SVTO)。核心电压VDDCR、集显电压VDDCR_SOC与辅助电压VDD_MISC的输出伏值大小由SVID信号动态电压调节控制。CPU会在不同的工作状态下，根据其自身工作电压需求自主向数字电源芯片UP发出相应的SVID请求信息,数字电源芯片UP读取SVID请求信息的SVID数据，再通过数字电源芯片UP内部转换，输出对应的驱动信号进行PWM控制调节。

[0046] 当主板接上电源后，当主板的电源开关未开启时，第三电压1.05V未上电，第四电压5V_SB上电。第一开关管Q1的基极B被R4上拉0V为低电平，第一开关管Q1的集电极C和发射极E不导通，第二开关管Q2的栅极G被R2上拉为第四电压5V_SB的高电平，第二开关管Q2的漏极D与源极S导通拉地；第一使能信号EN1、第二使能信号EN2和第三使能信号EN3均为低电平，此时数字电源芯片UP不工作。

[0047] 当主板的电源开关开启后，各个电压均供电，第三电压1.05V上电正常，第四电压5V_SB和第五电压3P3V_SYS保持上电。第一开关管Q1的基极B被R4上拉为1.05V的高电平，第一开关管Q1的集电极C和发射极E导通拉地，将第二开关管Q2的栅极G下拉为低电平，该第二开关管Q2的漏极D与源极S不导通，三个使能信号(EN1、EN2和EN3)被R3上拉为3.3V的高电平，数字电源芯片UP开启工作。

[0048] 此时，数字电源芯片UP的第49引脚(即VINSEN脚)上产生电压侦测信号VINSEN，第50引脚(即VDD33脚)上输入第二电压+3VS，三个使能脚(即EN1脚、EN2脚和EN3脚用于开启控制电压信号)及其它所有输入信号正常，一切准备就绪，数字电源芯片UP开启工作。

[0049] 所述数字电源芯片UP的PWM1脚至PWM5脚分别对应输出第一驱动信号PWM1至第五驱动信号PWM5给核心输出模块120，实现PWM脉宽调制控制。数字电源芯片UP还接收核心输出模块120、集显输出模块130和辅助输出模块140反馈的电流信号，从而调节对应驱动信号PWMB的占空比，来调整各个输出电路的电压大小直至达到所需的压值；还接收各个输出电路反馈的温度信号，输出对应的驱动信号PWM来控制对应的输出电路是否工作。

[0050] R4与C2、R3与C3分别组成RC延时单元，用于设置数字电源芯片UP的使能脚的上电时间快慢，达到时序控制的作用。R2为上拉隔离电阻。

[0051] 大部分重要电源参数均储存在数字电源芯片UP内部寄存器中(包括PHASE_NUM电源相数量、ICCMAX最大电流值、Frequency开关频率、OCP过流保护值、OVP过压保护值、UVP欠压保护值、OTP过温保护值等)。在具体实施时，可通过厂商提供的Tool工具连接数字电源芯片UP的SDA脚和SCL脚，通过I2C信号(SDA、SCL)读取、调整芯片内部寄存器参数。

[0052] 所述数字电源芯片UP的外围电路结构简单、使用的元器件数量较少，且调整电源参数时直接修改芯片内部寄存器数字参数即可，无需拆换板子上的硬件元器件，研发项目设计及电源参数调试更加简便、精准，电源性能更加高效、稳定。

[0053] 优选地，所述主控模块110还包括第五电阻R5、第六电阻R6、第四电容C4和第五电容C5；所述第五电阻R5的一端输入第二电压+3VS，第五电阻R5的另一端连接第四电容C4的一端和数字电源芯片UP的VDD33脚，第四电容C4的另一端接地，第六电阻R6的一端连接数字电源芯片UP的VINSEN脚和第一电阻R1的一端，第六电阻R6的另一端接地，第五电容C5与第六电阻R6并联。

[0054] 其中，R5用于避免突变高压烧坏VDD33脚，C4用于对输入的第二电压+3VS滤波，C5用于对电压侦测信号VINSEN滤波，R1和R6的分压值用于设置电压侦测信号VINSEN的大小。

[0055] 请一并参阅图4和图5，所述核心输出模块120包括第一驱动芯片U1、第二驱动芯片U2、第三驱动芯片U3、第四驱动芯片U4、第五驱动芯片U5、第一电感L1、第二电感L2、第三电感L3、第四电感L4、第五电感L5、第六电容C6、第七电容C7、第八电容C8、第九电容C9和第十电容C10；所述第一驱动芯片U1的VDRV脚、EN脚和VDD脚均输入第二电压+3VS；第一驱动芯片U1的AGND脚(包括AGND1脚和AGND2脚)和PGND脚(包括PGND1脚至PGND12脚)均接地；第一驱动芯片U1的PWM脚、CS脚、VTEMP/FLT脚与数字电源芯片UP的PWM1脚、CS1脚、TEMP1脚一对一连接；第一驱动芯片U1的VIN脚(包括VIN1脚至VIN4脚)输入第一电压12V_IN，第一驱动芯片U1的SW1脚和SW11脚连接第一电感L1的一端，第一电感L1的另一端连接CPU的核心电压脚，第一驱动芯片U1的BST脚通过第六电容C6连接第一驱动芯片U1的PHASE脚。

[0056] 所述第二驱动芯片U2的VDRV脚、EN脚和VDD脚均输入第二电压+3VS；第二驱动芯片U2的AGND脚(包括AGND1脚和AGND2脚)和PGND脚(包括PGND1脚至PGND12脚)均接地；第二驱动芯片U2的PWM脚、CS脚、VTEMP/FLT脚与数字电源芯片UP的PWM2脚、CS2脚、TEMP1脚一对一连接；第二驱动芯片U2的VIN脚(包括VIN1脚至VIN4脚)输入第一电压12V_IN，第二驱动芯片U2的SW1脚和SW11脚连接第二电感L2的一端，第二电感L2的另一端连接CPU的核心电压脚，第二驱动芯片U2的BST脚通过第七电容C7连接第二驱动芯片U2的PHASE脚。

[0057] 所述第三驱动芯片U3的VDRV脚、EN脚和VDD脚均输入第二电压+3VS；第三驱动芯片U3的AGND脚(包括AGND1脚和AGND2脚)和PGND脚(包括PGND1脚至PGND12脚)均接地；第三驱动芯片U3的PWM脚、CS脚、VTEMP/FLT脚与数字电源芯片UP的PWM3脚、CS3脚、TEMP1脚一对一连接；第三驱动芯片U3的VIN脚(包括VIN1脚至VIN4脚)输入第一电压12V_IN，第三驱动芯片U3的SW1脚和SW11脚连接第三电感L3的一端，第三电感L3的另一端连接CPU的核心电压脚，第三驱动芯片U3的BST脚通过第八电容C8连接第三驱动芯片U3的PHASE脚。

[0058] 所述第四驱动芯片U4的VDRV脚、EN脚和VDD脚均输入第二电压+3VS；第四驱动芯片U4的AGND脚(包括AGND1脚和AGND2脚)和PGND脚(包括PGND1脚至PGND12脚)均接地；第四驱动芯片U4的PWM脚、CS脚、VTEMP/FLT脚与数字电源芯片UP的PWM4脚、CS4脚、TEMP1脚一对一连接；第四驱动芯片U4的VIN脚(包括VIN1脚至VIN4脚)输入第一电压12V_IN，第四驱动芯片U4的SW1脚和SW11脚连接第四电感L4的一端，第四电感L4的另一端连接CPU的核心电压脚，第四驱动芯片U4的BST脚通过第九电容C9连接第四驱动芯片U4的PHASE脚。

[0059] 所述第五驱动芯片U5的VDRV脚、EN脚和VDD脚均输入第二电压+3VS；第五驱动芯片U5的AGND脚(包括AGND1脚和AGND2脚)和PGND脚(包括PGND1脚至PGND12脚)均接地；第五驱动芯片U5的PWM脚、CS脚、VTEMP/FLT脚与数字电源芯片UP的PWM5脚、CS5脚、TEMP1脚一对一连接；第五驱动芯片U5的VIN脚(包括VIN1脚至VIN4脚)输入第一电压12V_IN，第五驱动芯片U5的SW1脚和SW11脚连接第五电感L5的一端，第五电感L5的另一端连接CPU的核心电压脚，第五驱动芯片U5的BST脚通过第十电容C10连接第五驱动芯片U5的PHASE脚。

[0060] 其中，所述第一驱动芯片U1至第五驱动芯片U5的型号优选为MP87661‑A的DrMOS(Driver and MOSFET)驱动芯片，各个驱动芯片的工作原理相同，此处以第一驱动芯片U1为例。数字电源芯片UP输出的第一驱动信号PWM1控制第一驱动芯片U1的PWM脉宽调制，对第一驱动芯片U1内部的上下桥MOS管做开关控制后，从SW1脚和SW11脚输出第一SW开关信号，再经过第一电感L1储能后转换为核心电压VDDCR给CPU提供核心供电。第一驱动芯片U1的CS脚反馈第一电流信号CS1给数字电源芯片UP，以检测第一驱动芯片U1输出的电流大小，从而调节第一驱动信号PWM1的占空比，即可调节输出的核心电压VDDCR的大小。第一驱动芯片U1的VTEMP/FLT脚反馈第一温度信号VTEMP1给数字电源芯片UP，以检测第一驱动芯片U1的工作温度，当温度大于设定阈值时，数字电源芯片UP输出对应的第一驱动信号PWM1(如低电平)来控制第一驱动芯片U1停止工作。

[0061] 优选地，所述核心输出模块120还包括第十一电容C11、第十二电容C12、第十三电容C13、第十四电容C14和第十五电容C15；所述第十一电容C11的一端连接第一电感L1的另一端和CPU的核心电压脚，第十二电容C12的一端连接第二电感L2的另一端和CPU的核心电压脚，第十三电容C13的一端连接第三电感L3的另一端和CPU的核心电压脚，第十四电容C14的一端连接第四电感L4的另一端和CPU的核心电压脚，第十五电容C15的一端连接第五电感L5的另一端和CPU的核心电压脚；第十一电容C11的另一端、第十二电容C12的另一端、第十三电容C13的另一端、第十四电容C14的另一端、第十五电容C15的另一端均接地。

[0062] 各个驱动芯片的SW1脚和SW11脚输出的SW开关信号经过所接的电感储能后，由对应的电容滤波后再输出，给CPU提供更加稳定的供电。

[0063] 优选地，所述核心输出模块120还包括第十六电容C16、第十七电容C17、第十八电容C18、第十九电容C19、第二十电容C20、第二十一电容C21、第二十二电容C22、第二十三电容C23、第二十四电容C24和第二十五电容C25；所述第十六电容C16连接在第一驱动芯片U1的VDD脚与AGND脚之间，第十七电容C17连接在第一驱动芯片U1的VIN脚与地之间，第十八电容C18连接在第二驱动芯片U2的VDD脚与AGND脚之间，第十九电容C19连接在第二驱动芯片U2的VIN脚与地之间，第二十电容C20连接在第三驱动芯片U3的VDD脚与AGND脚之间，第二十一电容C21连接在第三驱动芯片U3的VIN脚与地之间，第二十二电容C22连接在第四驱动芯片U4的VDD脚与AGND脚之间，第二十三电容C23连接在第四驱动芯片U4的VIN脚与地之间，第二十四电容C24连接在第五驱动芯片U5的VDD脚与AGND脚之间，第二十五电容C25连接在第五驱动芯片U5的VIN脚与地之间。

[0064] 所述第十六电容C16至第二十五电容C25分别用于对所接的引脚上的电压进行滤波，使对应驱动芯片的供电更加稳定。

[0065] 请一并参阅图6，所述集显输出模块130包括第六驱动芯片U6、第六电感L6和第二十六电容C26：所述第六驱动芯片U6的VDRV脚、EN脚和VDD脚均输入第二电压+3VS；第六驱动芯片U6的AGND脚(包括AGND1脚和AGND2脚)和PGND脚(包括PGND1脚至PGND12脚)均接地；第六驱动芯片U6的PWM脚、CS脚、VTEMP/FLT脚与数字电源芯片UP的PWM7脚、CS7脚、TEMP2脚一对一连接；第六驱动芯片U6的VIN脚(包括VIN1脚至VIN4脚)输入第一电压12V_IN，第六驱动芯片U6的SW1脚和SW11脚均连接第六电感L6的一端，第六电感L6的另一端连接CPU的核心电压脚，第六驱动芯片U6的BST脚通过第二十六电容C26连接第六驱动芯片U6的PHASE脚。

[0066] 所述第六驱动芯片U6的型号优选为MP87661‑A的DrMOS驱动芯片。数字电源芯片UP输出的第六驱动信号PWMA控制第六驱动芯片U6的PWM脉宽调制，对第六驱动芯片U6内部的上下桥MOS管做开关控制后，从SW1脚和SW11脚输出第六SW开关信号，再经过第六电感L6储能后输出集显电压VDDCR_SOC给CPU提供集显供电。第六驱动芯片U6的CS脚反馈第六电流信号CSA给数字电源芯片UP，以检测第六驱动芯片U6输出的电流大小，从而调节第六驱动信号PWMA的占空比，即可调节输出的集显电压VDDCR_SOC的大小。第六驱动芯片U6的VTEMP/FLT脚反馈第六温度信号VTEMP2给数字电源芯片UP，以检测第六驱动芯片U6的工作温度，当温度大于设定阈值时，数字电源芯片UP输出对应的第六驱动信号PWMA来控制第六驱动芯片U6停止工作。

[0067] 优选地，所述集显输出模块130还包括第二十七电容C27、第二十八电容C28和第二十九电容C29；所述第二十七电容C27的一端连接第六电感L6的另一端和CPU的核心电压脚，第二十七电容C27的另一端接地，第二十八电容C28连接在第六驱动芯片U6的VDD脚与AGND脚之间，第二十九电容C29连接在第六驱动芯片U6的VIN脚与地之间。

[0068] 其中，所述第二十七电容C27用于对输出的集显电压VDDCR_SOC滤波，给CPU提供更加稳定的集显供电。第二十八电容C28用于对输入的第二电压+3VS滤波，第二十九电容C29用于对输入的第一电压12V_IN滤波，使第六驱动芯片U6的供电更加稳定。

[0069] 请一并参阅图7，所述辅助输出模块140包括第七驱动芯片U7、第七电感L7和第三十电容C30：所述第七驱动芯片U7的VDRV脚、EN脚和VDD脚均输入第二电压+3VS；第七驱动芯片U7的AGND脚(包括AGND1脚和AGND2脚)和PGND脚(包括PGND1脚至PGND12脚)均接地；第七驱动芯片U7的PWM脚、CS脚、VTEMP/FLT脚与数字电源芯片UP的PWM8脚、CS8脚、TEMP3脚一对一连接；第七驱动芯片U7的VIN脚(包括VIN1脚至VIN4脚)输入第一电压12V_IN，第七驱动芯片U7的SW1脚和SW11脚均连接第七电感L7的一端，第七电感L7的另一端连接CPU的辅助电压脚，第七驱动芯片U7的BST脚通过第三十电容C30连接第七驱动芯片U7的PHASE脚。

[0070] 所述第七驱动芯片U7的型号优选为MP87661‑A的DrMOS驱动芯片。数字电源芯片UP输出的第六七驱动信号PWMB控制第七驱动芯片U7的PWM脉宽调制，对第七驱动芯片U7内部的上下桥MOS管做开关控制后，从SW1脚和SW11脚输出第七SW开关信号，再经过第七电感L7储能后输出辅助电压VDD_MISC给CPU提供辅助供电。第七驱动芯片U7的CS脚反馈第七电流信号CSB给数字电源芯片UP，以检测第七驱动芯片U7输出的电流大小，从而调节第七驱动信号PWMB的占空比，即可调节输出的辅助电压VDD_MISC的大小。第七驱动芯片U7的VTEMP/FLT脚反馈第七温度信号VTEMP3给数字电源芯片UP，以检测第七驱动芯片U7的工作温度，当温度大于设定阈值时，数字电源芯片UP输出对应的第七驱动信号PWMB来控制第七驱动芯片U7停止工作。

[0071] 优选地，所述集显输出模块130还包括第三十一电容C31、第三十二电容C32和第三十三电容C33；所述第三十一电容C31的一端连接第七电感L7的另一端和CPU的辅助电压脚，第三十一电容C31的另一端接地，第三十二电容C32连接在第七驱动芯片U7的VDD脚与AGND脚之间，第三十三电容C33连接在第七驱动芯片U7的VIN脚与地之间。

[0072] 其中，所述第三十一电容C31于对输出的辅助电压VDD_MISC滤波，给CPU提供更加稳定的辅助供电。第三十二电容C32用于对输入的第二电压+3VS滤波，第三十三电容C33用于对输入的第一电压12V_IN滤波，使第七驱动芯片U7的供电更加稳定。

[0073] 图8仅示出本实施例相关的部分重要元件在主板上的位置，如主控模块110与核心输出模块120相邻设置，集显输出模块130设置在CPU的右侧，辅助输出模块140设置在CPU的左侧，此处仅为示例，在具体实施时可根据需求布局。

[0074] 综上所述，本发明提供的数控供电电路及终端设备，将现有两颗电源主控芯片替换为单颗全数字的数字电源芯片搭配DrMOS的方案、来同时控制三种CPU的供电电压输出，数字电源芯片的电源参数数字化更便于Debug调试，芯片的外围电路结构简单，电路集成度高，工作效率高，主板运行性能得到很大提升，所需零件数量较少，便于Layout布线，BOM用料较少，研发及物料成本较低。

[0075] 以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。