技术领域
[0001] 本发明涉及集成电路技术领域，特别涉及一种低压低功耗型欠压保护电路。
相关背景技术
[0002] 随着模拟集成电路技术的不断发展，对于电源管理芯片的大小、功耗、稳定性等要求越来越高。芯片都在往小型化发展，因此对电路结构进行优化是减小版图面积最有效的方法。一般芯片上电启动时，电源电压会逐步上升，直到电压上升到芯片的开启电压时，电路正常工作。假如系统的负载电流较大，则有可能把电路的电压拉低到开启电压以下，造成无法正常启动的情况。为了保证电路正常启动并且稳定工作，同时也为了电路工作时电源电压的波动不会对整个电路和系统造成损害，一般采用欠压保护电路对电源电压实时监控。
[0003] 传统的欠压保护电路的设计思路都是由比较器、带隙基准参考电压和一些逻辑电路构成的，存在响应速度跟不上、功耗大、电路面积太大等问题。
[0004] 如图1所示是一种传统的欠压保护电路，其中比较器的作用是比较电阻分压和基准电压分压的大小，通过逻辑电路产生UVLO(under voltage lock out)控制信号。电源电压过小时，会导致电源分压小于基准电压分压，迟滞比较器输出端分别输出相对应电平，通过逻辑电路，产生需要的UVLO信号。比较器结构的使用会导致版图面积和电路功耗都增加很多，另一方面来说，如果设计的比较器的响应速度太慢，也会对UVLO电路的功能或性能造成影响。
[0005] 目前涉及欠压保护电路的另一些现有技术，例如申请号为CN202120953683.8的《一种低功耗芯片的欠压保护电路》、申请号为CN202310248562.7的《高可靠欠压保护电路》、申请号为CN202010930753.8的《一种欠压保护电路》，均采用了迟滞比较器、触发器、缓冲器等结构，结构复杂，且未提供偏置电流功能。
具体实施方式
[0024] 为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。
[0025] 图2示出本发明的一种具体实施方式是，一种低压低功耗型欠压保护电路，包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第一电阻R1、第一反相器INV1、第二反相器INV2，其中：
[0026] 第一PMOS管MP1的源级接电源VDD、栅极接其漏级、漏级接第二PMOS管MP2的源级和第三PMOS管MP3的源级，第一PMOS管MP1的栅极还接偏置电流输出端BIAS；
[0027] 第二PMOS管MP2的栅极接地电平GND、漏级接第三PMOS管MP3的漏级形成第一参考点A；第一参考点A通过第一电阻R1接地；第一参考点A还通过第一电容C1接地；
[0028] 第一反相器INV1输入端接第一参考点A；
[0029] 第二反相器INV2输入端接第一反相器INV1输出端及第三PMOS管MP3的栅极，第二反相器INV2输出端接欠压锁定信号端UVLO。
[0030] 本实施例中，所述第一反相器INV1由第四PMOS管MP4、第一NMOS管MN1组成，其中：第四PMOS管MP4的源级接电源VDD，第一NMOS管MN1的源级接地，第四PMOS管MP4与第一NMOS管MN1的栅极相连作为输入端、漏级相连作为输出端。
[0031] 所述第二反相器INV2由第五PMOS管MP5、第二NMOS管MN2组成，其中：第五PMOS管MP5的源级接电源VDD，第二NMOS管MN2的源级接地，第五PMOS管MP5与第二NMOS管MN2的栅极相连作为输入端、漏级相连作为输出端。
[0032] 本实施例电路的工作过程具体为：当电源电压开始上电时，由于第二PMOS管MP2管的栅极接GND，所以电源VDD到地通过第一PMOS管MP1、第二PMOS管MP2、第一电阻R1存在通路。当第一参考点A上的电压也即第一电阻R1端电压高于第一NMOS管MN1的VTH时，UVLO信号正常为高电平。此时可判断电源电压正常，并启动后续电路。当电源电压掉电时，导致第一电阻R1端电压低于第一NMOS管MN1的VTH，第一NMOS管MN1无法导通，第四PMOS管MP4导通，此时UVLO信号输出低电平，代表电源电压不正常，不启动后续电路。
