[0003] 本发明构思涉及固态驱动装置以及包括该固态驱动装置的数据存储装置。

[0004] 随着电子设备的小型化和高性能化，电子设备需要具有能够保护电子组件免受电磁干扰和静电放电(ESD)的功能。

[0029] 在下文中，将参照附图详细描述本发明构思的示例实施例。附图中相同的附图标记用于相同的组件，并且为了简洁起见可以省略其重复的描述。

[0030] 图1至图5是示出了根据实施例的固态驱动(SSD)装置10的图。图1是示出了SSD装置10的透视图。图2是示出了SSD装置10的分解透视图。图3是示出了SSD装置10的一些组件的平面图。图4是沿图1的线X‑X′截取的SSD装置10的截面图。图5是沿图1的线Y‑Y’截取的SSD装置10的截面图。

[0031] 参照图1至图5，SSD装置10可以包括壳体110、衬底120、半导体芯片(例如，第一半导体芯片至第四半导体芯片131、133、135和137)、外部连接器161和第一屏蔽结构140。

[0032] 壳体110可以形成SSD装置10的外部。壳体110可以具有包括容纳各种部件的容纳空间的三维形状。例如，壳体110可以包括具有平板形状的上壁111、具有平板形状的下壁112、以及在上壁111与下壁112之间延伸的侧壁。在示例实施例中，壳体110可以具有六面体形状。壳体110可以包括彼此面对或相对的上壁111和下壁112、彼此面对或相对的第一侧壁
113S1和第二侧壁113S2、以及彼此面对或相对的第三侧壁113S3和第四侧壁113S4。第三侧壁113S3和第四侧壁113S4中的每一个可以在第一侧壁113S1与第二侧壁113S2之间延伸。然而，壳体110的形状不限于上述形状，并且壳体110可以具有诸如五棱柱或六棱柱等多棱柱形状或者圆柱形状。

[0033] 壳体110可以包括可拆卸地彼此耦接的上壳体110U和下壳体110L。上壳体110U可以耦接到下壳体110L以形成容纳空间。上壳体110U可以包括壳体110的侧壁的至少一部分以及壳体110的上壁111，并且下壳体110L可以包括壳体110的侧壁的至少一部分以及壳体110的下壁112。

[0034] 壳体110可以包括具有高导热性的材料，以适合于将从设置在壳体110中的组件(例如，第一半导体芯片至第四半导体芯片131、133、135和137)产生的热散发到壳体110的外部。例如，壳体110的热导率可以是至少约10[W/(mK)]或更高。壳体110可以由单一材料或不同材料的组合制成。壳体110可以包括金属、碳基材料、聚合物或其组合。壳体110可以包括例如铜(Cu)、铝(Al)、锌(Zn)、锡(Sn)、不锈钢或者包括这些材料的复合金属或合金。备选地，壳体110可以包括例如石墨、石墨烯、碳纤维、碳纳米管复合材料等。备选地，壳体110包括例如环氧树脂、聚甲基丙烯酸甲酯(PMMA)、聚碳酸酯(PC)、聚乙烯(PE)、聚丙烯(PP)等。

[0035] 衬底120可以设置在壳体110的容纳空间内。衬底120可以设置在上壁111与下壁112之间。由于衬底120可以设置在上壁111与下壁112之间，因此壳体110的容纳空间可以被划分为上壁111与衬底120之间的上容纳空间以及下壁112与衬底120之间的下容纳空间。衬底120具有彼此相对的第一表面128和第二表面129，并且可以具有大致平板形状。衬底120的第一表面128面向上壁111并且可以基本平行于上壁111的表面。衬底120的第二表面129面向下壁112并且可以基本平行于下壁112的表面。在下文中，第一方向(例如，X方向)和第二方向(例如，Y方向)被定义为平行于衬底120的第一表面128的方向，并且第三方向(例如，Z方向)被定义为垂直于衬底120的第一表面128的方向。

[0036] 衬底120可以是印刷电路板(PCB)。例如，衬底120可以是双面PCB或多层PCB。例如，衬底120可以包括基底层和互连层。互连层可以形成在基底层的上表面和下表面上以及基底层的内部。基底层可以包括选自酚醛树脂、环氧树脂和聚酰亚胺中的至少一种材料。互连层可以包括导电材料，例如铝(Al)、铜(Cu)、镍(Ni)或钨(W)。安装在衬底120上的半导体芯片和电子部件可以通过衬底120的互连层彼此电连接。

[0037] 外部连接器161可以耦接到衬底120或与衬底120集成。外部连接器161可以耦接到衬底120的与壳体110的第一侧壁113S1相邻的第一边缘或从该第一边缘延伸。外部连接器161可以通过形成在壳体110的第一侧壁113S1中的开口119暴露到SSD装置10的外部。外部连接器161可以插入SSD装置10的外部的外部设备的插槽中，并且可以被配置为将外部没备和SSD装置10彼此电连接。通过外部连接器161，SSD装置10可以被配置为与外部设备发送和接收电信号(例如，控制信号、数据输入/输出信号、电力信号等)。

[0038] SSD装置10可以包括安装在衬底120的第一表面128上的至少一个第一半导体芯片131和至少一个第二半导体芯片133。另外，SSD装置10可以包括安装在衬底120的第二表面
129上的至少一个第三半导体芯片135和至少一个第四半导体芯片137。

[0039] 第一半导体芯片至第四半导体芯片131、133、135和137可以包括控制器芯片和存储器半导体芯片。

[0040] 控制器芯片可以被配置为控制存储器半导体芯片。控制电路单元或控制电路可以嵌入在控制器芯片中。控制器芯片的控制电路单元可以控制对存储在存储器半导体芯片中的数据的访问。控制器芯片的控制电路单元可以根据来自外部主机的控制命令来控制闪存等的写入/读取操作。控制器芯片的控制电路单元可以包括单独的控制半导体芯片，例如专用集成电路(ASIC)。例如，控制器芯片的控制电路单元可以被配置为当SSD装置10连接到外部主机时由外部主机的操作系统自动执行。控制器芯片的控制电路单元可以提供标准协议，例如并行高级技术附件(PATA)、串行高级技术附件(SATA)、SCSI标准或PCI Express(PCIe)。另外，控制器芯片的控制电路单元可以执行磨损均衡、垃圾收集、坏块管理和纠错码以用于驱动非易失性存储器件。在这种情况下，控制器芯片的控制电路单元可以包括用于自动执行的脚本以及可以在外部主机中执行的应用程序。

[0041] 存储器半导体芯片可以包括非易失性存储器件和易失性存储器件。非易失性存储器件可以包括例如闪存、相变RAM(PRAM)、电阻RAM(RRAM)、铁电RAM(FeRAM)和磁性RAM(MRAM)等，但不限于此。闪存可以是例如NAND闪存。闪存可以是例如V‑NAND闪存。非易失性存储器件可以由单个半导体管芯形成或者可以是若干半导体管芯的堆叠。易失性存储器件可以是例如动态随机存取存储器(DRAM)或静态RAM(SRAM)，但不限于此。当外部主机访问SSD装置10时，易失性存储器件可以提供用于存储频繁使用的数据的高速缓存功能，并且缩放访问时间和数据传输性能以匹配连接到SSD装置10的外部主机的处理性能。

[0042] 第一半导体芯片131和第二半导体芯片133可以通过第一热界面材料(TIM)层171物理并热耦接到壳体110的上壁111。第一TIM层171可以设置在第一半导体芯片131的上表面与壳体110的上壁111之间，或者设置在第二半导体芯片133与壳体110的上壁111之间。第三半导体芯片135和第四半导体芯片137可以通过第二TIM层173物理并热耦接到壳体110的下壁112。第二TIM层173可以设置在第三半导体芯片135的下表面与壳体110的下壁112之间，或者设置在第四半导体芯片137的下表面与壳体110的下壁112之间。

[0043] 第一TIM层171和第二TIM层173均可以包括树脂层和包含在树脂层中的散热填料。第一TIM层171和第二TIM层173可以是不导电的或电绝缘的。

[0044] 第一屏蔽结构140可以设置在衬底120的第一表面128与壳体110的上壁111之间。第一屏蔽结构140可以分别与衬底120的第一表面128和壳体110的上壁111接触，并且可以在设置在衬底120的第一表面128中或第一表面128上的第一连接焊盘121与壳体110的上壁
111之间电连接。在示例实施例中，衬底120的第一连接焊盘121可以被配置为接收接地电压，并且第一屏蔽结构140的至少一部分和壳体110的上壁111可以电接地。

[0045] 第一屏蔽结构140可以设置在第一半导体芯片131周围。第一屏蔽结构140可以设置在第一半导体芯片131周围，以屏蔽第一半导体芯片131免受电磁干扰(EMI)，并且还保护第一半导体芯片131和其他电子组件免受静电放电(ESD)。

[0046] 第一屏蔽结构140可以被布置为围绕第一半导体芯片131。在壳体110的上壁111与衬底120之间，第一屏蔽结构140可以限定容纳第一半导体芯片131的第一容纳空间SP1和容纳第二半导体芯片133的第二容纳空间SP2。也就是说，设置在衬底120与壳体110的上壁111之间的上容纳空间可以被分隔或分成第一容纳空间SPI和第二容纳空间SP2。第一容纳空间SP1可以被第一屏蔽结构140围绕并且在第一屏蔽结构140的内部，并且第二容纳空间SP2可以在第一屏蔽结构140的外部。在衬底120与壳体110的上壁111之间，第一半导体芯片131可以指容纳在第一容纳空间SP1中的芯片，并且第二半导体芯片133可以指容纳在第二容纳空间SP2中的芯片。在示例实施例中，第一半导体芯片131可以包括存储器半导体芯片，并且第二半导体芯片133可以包括用于控制第一半导体芯片131的控制器芯片。

[0047] 在平面图中，第一屏蔽结构140可以沿围绕多个第一半导体芯片131的虚线不连续地延伸。第一屏蔽结构140可以包括沿围绕多个第一半导体芯片131的虚线布置的多个第一单元屏蔽结构或第一屏蔽结构元件141。多个第一单元屏蔽结构141可以分别设置在衬底120的第一连接焊盘121上。单独的第一单元屏蔽结构141的下部可以物理并电连接到对应的第一连接焊盘121，并且单独的第一单元屏蔽结构141的上部可以物理并电接触壳体110的上壁111。多个第一单元屏蔽结构141可以彼此以介于其间的狭缝149而间隔开。狭缝149可以被称为第一狭缝。狭缝149可以是通过将多个第一单元屏蔽结构141之中的两个相邻的第一单元屏蔽结构141分离而形成的空间或间隙。

[0048] 由于第一屏蔽结构140形成为具有狭缝149，所以第一容纳空间SP1和第二容纳空间SP2可以彼此连通，并且可以允许第一容纳空间SP1与第二容纳空间SP2之间存在气流。在示例实施例中，被配置为产生用于冷却SSD装置10的气流的冷却风扇可以设置在SSD装置10的外部和/或SSD装置10的内部。在这种情况下，冷却风扇产生的气流通过第一屏蔽结构140的狭缝149在第一容纳空间SP1与第二容纳空间SP2之间流动，并且第一容纳空间SP1中的第一半导体芯片131可以被冷却风扇产生的气流冷却。

[0049] 在示例实施例中，至少一些第一半导体芯片131可以沿平行于第一方向(例如，X方向)或第二方向(例如，Y方向)的第一直线布置，并且多个第一单元屏蔽结构141可以沿平行于第一直线的第二直线布置。此时，在沿第二直线布置的第一单元屏蔽结构141中，两个相邻的第一单元屏蔽结构141之间的间隔或间距可以在第一直线中的单个第一半导体芯片131的长度的约10％与约300％之间、在约10％与约250％之间、在约10％与约200％之间、在约10％与约150％之间、在约10％与约100％之间、或者在约10％至约50％之间。例如，在沿第二直线布置的第一单元屏蔽结构141中，两个相邻的第一单元屏蔽结构141之间的间隔可以在约1mm与约30mm之间、在约1mm与约25mm之间、在约1mm与约20mm之间、在约1mm与约15mm之间、在约lmm与约10mm之间、或者在约1mm与约5mm之间。

[0050] 在示例实施例中，单独的第一单元屏蔽结构141可以物理耦接到对应的第一连接焊盘121。例如，单独的第一单元屏蔽结构141可以通过导电粘合材料层(图6的165)物理固定并耦接到第一连接焊盘121。例如，导电粘合材料层165可以包括金属，例如焊料。

[0051] 在实施例中，单独的第一单元屏蔽结构141可以具有预设的弹性或回弹力。由于单独的第一单元屏蔽结构141可以具有弹性，所以单独的第一单元屏蔽结构141可以通过外力而物理变形。例如，单独的第一单元屏蔽结构141被配置为在第三方向(例如，Z方向)上收缩和膨胀，并且单独的第一单元屏蔽结构141的在第三方向(例如，Z方向)上的长度可以被配置为通过外力收缩。也就是说，单独的第一单元屏蔽结构141的在第三方向(例如，Z方向)上的长度可以由于外力而从原始初始长度减小。例如，当组装SSD装置10时，衬底120可以与壳体110组装，使得壳体110的上壁111与衬底120之间的在第三方向(例如，Z方向)上的尺寸变为目标尺寸。此时，衬底120与壳体110的上壁111之间的在第三方向(例如，Z方向)上的目标尺寸可以小于单独的第一单元屏蔽结构141的在第三方向(例如，Z方向)上的原始初始长度。相应地，当衬底120与壳体110之间的组装完成时，衬底120与壳体110的上壁111之间的单独的第一单元屏蔽结构141在第三方向(例如，Z方向)上的长度可以从原始初始长度减小。在实施例中，单独的第一单元屏蔽结构141的原始初始长度与由衬底120与壳体110之间的组装而产生的单独的第一单元屏蔽结构141的变形长度之间的差值T1可以在约0.1mm与约1mm之间或在约0.3mm与约0.8mm之间。

[0052] 由于单独的第一单元屏蔽结构141可以通过作用在组装后的衬底120与壳体110之间的外力而收缩，所以单独的第一单元屏蔽结构141可以通过其自身的回复力保持与壳体110的上壁111紧密接触的状态。也就是说，单独的第一单元屏蔽结构141与壳体110的上壁
111之间的接触可以通过单独的第一单元屏蔽结构141的回复力来实现，而不需要单独的粘合材料。回复力可以意味着当外力移除时第一单元屏蔽结构141可以恢复到其原始初始长度。

[0053] 例如，单独的第一单元屏蔽结构141可以包括具有预设弹性的弹性体和连接到弹性体的导体。在单独的第一单元屏蔽结构141中，导体在衬底120的第一连接焊盘121与壳体110的上壁111之间形成电连接，并且弹性体可以提供用于保持导体与壳体110的上壁111之间的接触的回复力。

[0054] 在示例实施例中，单独的第一单元屏蔽结构141可以包括表面安装垫圈或弹簧针。

[0055] 在示例实施例中，壳体110可以包括分别容纳多个第一单元屏蔽结构141的多个凹槽。壳体110的多个凹槽可以由壳体110的上壁111的面向衬底120的表面限定或者限定在壳体110的上壁111的面向衬底120的表面中。单独的第一单元屏蔽结构141的上部可以容纳在壳体110的凹槽中。在其他实施例中，壳体110的上壁111的表面在与单独的第一单元屏蔽结构141接触的部分处可以具有平坦的或凸出的形状。

[0056] 在根据比较示例的SSD装置中，用于EMI屏蔽的EMI屏蔽结构可以通过导电粘合材料耦接到衬底和壳体中的每一个。在这种情况下，当衬底与壳体之间的组装完成时，EMI屏蔽结构可能因外力而物理变形，并且EMI屏蔽结构的屏蔽性能由于EMI屏蔽结构的物理变形而劣化。

[0057] 然而，根据实施例的SSD装置10，由于第一屏蔽结构140通过其回复力保持与壳体110紧密接触的状态，因此即使存在部件的变形、部件的加工误差、组装误差等，也可以实现第一屏蔽结构140与壳体110之间的物理接触，而不会对第一屏蔽结构140造成物理损坏。相应地，可以提高第一屏蔽结构140的结构可靠性，并且可以提高使用第一屏蔽结构140的EMI屏蔽和ESD屏蔽性能的可靠性。

[0058] 图6是示出了根据实施例的第一屏蔽结构140的第一单元屏蔽结构141a的截面图。

[0059] 参照图6和图4，第一单元屏蔽结构141a可以包括弹性体1411和连接到弹性体1411的导体1413。弹性体1411可以包括具有预设弹性的材料，例如海绵、橡胶或弹簧。导体1413可以在壳体110的上壁111与衬底120的第一连接焊盘121之间进行电连接。例如，导体1413可以包括金属。在示例实施例中，弹性体1411可以是海绵，并且导体1413可以是形成在海绵的外表面上的导电镀层。导体1413可以包括连接到衬底120的第一连接焊盘121的下部、连接到壳体110的上壁111的上部、以及将上部电连接到下部的中间或中心部。在示例实施例中，将导体1413的下部物理并电连接到衬底120的第一连接焊盘121的导电粘合材料层165可以设置在导体1413的下部与衬底120的第一连接焊盘121之间。当SSD装置10的组装完成时，弹性体1411的在第三方向(例如，Z方向)上的长度可以从其原始初始长度收缩，并且可以通过由弹性体1411在第三方向(例如，Z方向)上提供的回复力而粘附到壳体110的上壁111。在一些实施例中，弹性体1411是电导体，并且弹性体1411可以被配置为电连接在导体
1413的上部与导体1413的下部之间。

[0060] 图7至图9是示出了根据实施例的SSD装置的平面图。以下，主要说明图7至图9所示的SSD装置与之前参照图1至图5描述的SSD装置10之间的差异。

[0061] 参照图7，SSD装置可以包括安装在衬底120的第一表面(图4的128)上的电子组件139。电子组件139可以包括例如半导体芯片、无源元件和/或有源元件。每个电子组件139可以设置在多个第一单元屏蔽结构141之中的两个相邻的第一单元屏蔽结构141之间。也就是说，每个电子组件139可以设置在狭缝149中，狭缝149设置在两个相邻的第一单元屏蔽结构
141之间。在多个第一单元屏蔽结构141之中，两个相邻的第一单元屏蔽结构141可以通过一个或多个电子组件139彼此间隔开。

[0062] 参照图8，在SSD装置中，衬底120可以包括延伸跨过没置在多个第一单元屏蔽结构141之中的两个相邻的第一单元屏蔽结构141之间的区域的导电信号传输线125。信号传输线125可以形成在衬底120的第一表面128中或第一表面128上并且暴露于衬底120的外部。
在衬底120中，信号传输线125可以延伸跨过设置在多个第一连接焊盘121之中的两个相邻的第一连接焊盘121之间的区域。在平面图中，单独的信号传输线125的一部分可以位于第一容纳空间SP1中，并且单独的信号传输线125的另一部分可以位于第二容纳空间SP2中。例如，信号传输线125可以连接到第一半导体芯片131，并且可以被配置为发送/接收用于第一半导体芯片131的控制信号、数据输入/输出信号或电源信号(例如，驱动电压或接地电压)。
在示例实施例中，信号传输线125可以将至少一个第一半导体芯片131电连接到至少一个第二半导体芯片133。

[0063] 参照图9，衬底120可以包括具有环形状(例如，矩形环形状)的单个焊盘124。在平面图中，单个焊盘124可以包括连接到多个第一单元屏蔽结构141的多个第一连接焊盘121，以及在多个第一连接焊盘121之中的两个相邻的第一连接焊盘121之间延伸的导电连接线123。由于多个第一连接焊盘121通过导电连接线123连接，因此单个焊盘124可以具有连续延伸以围绕第一半导体芯片131的闭环环形状。在这种情况下，多个第一单元屏蔽结构141可以设置在单个焊盘124上并且沿单个焊盘124彼此间隔开。多个第一单元屏蔽结构141可以通过单个焊盘124彼此电连接。

[0064] 图10至图12是示出了根据示例实施例的SSD装置11的图。图10和图11是示出了SSD装置11的不同切割部分的截面图。图12是示出了SSD装置11的一些组件的平面图。在下文中，为了简洁起见，主要描述图10至图12所示的SSD装置11与先前参照图1至图5描述的SSD装置10之间的差异。

[0065] 参照图10至图12，在SSD装置11中，第一屏蔽结构140a可以包括物理并电耦接到壳体110的上壁111的多个第一单元屏蔽结构141。例如，多个第一单元屏蔽结构141与壳体110的上壁111之间的耦接可以通过导电粘合材料层(例如，焊料层)或诸如螺钉等紧固元件来实现。在示例实施例中，SSD装置11可以包括多个支架143，多个第一单元屏蔽结构141安装在多个支架143上。单独的支架143可以固定地耦接到壳体110，并且可以支撑单独的第一单元屏蔽结构141，使得对应的单独的第一单元屏蔽结构141固定并耦接到壳体110的上壁111。

[0066] 单独的第一单元屏蔽结构141被配置为在第三方向(例如，Z方向)上收缩和膨胀，并且单独的第一单元屏蔽结构141的在第三方向(例如，Z方向)上的长度可以被配置为通过外力收缩。当衬底120与壳体110组装完成时，衬底120与壳体110的上壁111之间的单独的第一单元屏蔽结构141的在第三方向(例如，Z方向)上的长度可以从原始初始长度减小，并且单独的第一单元屏蔽结构141可以通过其自身的回复力保持与衬底120的第一连接焊盘121紧密接触的状态。单独的第一单元屏蔽结构141与衬底120的第一连接焊盘121之间的接触可以通过单独的第一单元屏蔽结构141的回复力来实现，而不需要单独的粘合材料。例如，单独的第一单元屏蔽结构141可以包括具有预设弹性的弹性体和连接到弹性体的导体。在单独的第一单元屏蔽结构141中，导体在衬底120的第一连接焊盘121与壳体110的上壁111之间形成电连接，并且弹性体可以为导体与衬底120的第一连接焊盘121之间的接触提供回复力。例如，在单独的第一单元屏蔽结构141中，导体的上部可以通过支架143固定地耦接到壳体110的上壁111，并且导体的下部可以通过由弹性体提供的回复力接触对应的第一连接焊盘121。

[0067] 图13至图15是示出了根据示例实施例的SSD装置12的图。图13和图14是示出了SSD装置12的不同切割部分的截面图。图15是示出了SSD装置12的一些组件的平面图。在下文中，为了简洁起见，主要描述图13至图15所示的SSD装置12与先前参照图10至图12描述的SSD装置10之间的差异。

[0068] 参照图13至图15，在SSD装置12中，第一屏蔽结构140b的多个第一单元屏蔽结构141可以安装在单个支架143a上。单个支架143a可以具有连续延伸以围绕第一半导体芯片
131的闭环环形状(例如，矩形环形状)。单个支架143a可以通过诸如螺钉等紧固元件紧固到壳体110，并且可以支撑多个第一单元屏蔽结构141，使得多个第一单元屏蔽结构141固定并耦接到壳体110的上壁111。

[0069] 在实施例中，单个支架143a可以是导电的。例如，单个支架143a可以由金属形成。多个第一单元屏蔽结构141可以通过单个支架143a彼此电连接。在示例实施例中，多个第一单元屏蔽结构141和单个支架143a可以电接地。与多个第一单元屏蔽结构141一起，单个支架143a可以保护第一半导体芯片131和第一半导体芯片131周围的其他电子组件免受EMI和ESD。在其他实施例中，单个支架143a可以是不导电的。

[0070] 图16和图17是示出了根据实施例的SSD装置13的不同切割表面的截面图。在下文中，为了简洁起见，主要描述图16和图17所示的SSD装置13与先前参照图1至图5描述的SSD装置10之间的差异。

[0071] 参照图16和图17，SSD装置13还可以包括设置在衬底120的第二表面129与壳体110的下壁112之间的第二屏蔽结构150。第二屏蔽结构150可以将设置在衬底120的第二表面129中或第二表面129上的第二连接焊盘122电连接到壳体110的下壁112。在示例实施例中，衬底120的第二连接焊盘122被配置为接收接地电压，并且第二屏蔽结构150的至少一部分和壳体110的下壁112可以电接地。第二屏蔽结构150可以设置为围绕第三半导体芯片135。
第二屏蔽结构150可以设置在第三半导体芯片135周围，以屏蔽第三半导体芯片135免受EMI，并且还保护第三半导体芯片135和其他电子组件免受ESD。

[0072] 第二屏蔽结构150可以限定容纳第三半导体芯片135的第三容纳空间SP3。也就是说，设置在衬底120与壳体110的下壁112之间的下容纳空间可以被分隔或分成第三容纳空间SP3和第四容纳空间SP4。第三容纳空间SP3可以被第二屏蔽结构150围绕并且在第二屏蔽结构150的内部，并且第四容纳空间SP4可以在第二屏蔽结构150的外部。在衬底120与壳体110的下壁112之间，第三半导体芯片135可以指容纳在第三容纳空间SP3中的芯片，并且第四半导体芯片137可以指容纳在第四容纳空间SP4中的芯片。

[0073] 在平面图中，第二屏蔽结构150可以沿围绕多个第二半导体芯片133的虚线不连续地延伸。第二屏蔽结构150可以包括沿围绕多个第二半导体芯片133的虚线布置的多个第二单元屏蔽结构或第二屏蔽结构元件151。多个第二单元屏蔽结构151可以彼此以介于其间的狭缝、间隙或间隔而间隔开。两个相邻的第二单元屏蔽结构151之间的狭缝可以被称为第二狭缝。由于多个第二单元屏蔽结构151与上述多个第一单元屏蔽结构141基本相同，因此为了简洁起见，这里省略其详细描述。

[0074] 在实施例中，单独的第二单元屏蔽结构151可以通过导电粘合材料层(例如，焊料层)物理并电连接到衬底120的单独的第二连接焊盘122，并且单独的第二单元屏蔽结构151与壳体110的下壁112之间的接触通过包括在单独的第二单元屏蔽结构151中的弹性体的回复力来保持，而不需要诸如粘合剂等介质。

[0075] 在实施例中，单独的第二单元结构151可以固定并耦接到壳体110的下壁112，并且单独的第二单元屏蔽结构151与衬底120的单独的第二连接焊盘122之间的接触可以通过单独的第二单元屏蔽结构151本身的回复力来保持，而不需要诸如粘合剂等介质。在实施例中，多个第二单元结构可以安装在单个环形支架上，并且多个第二单元结构可以被配置为通过单个支架彼此电连接。

[0076] 图18是示出了根据实施例的数据存储装置的配置图。

[0077] 参照图18和图1至图5，例如，数据存储装置1000可以是存储设备，例如直接附加存储(DAS)、网络附加存储(NAS)或存储区域网络(SAN)。

[0078] 数据存储装置1000可以包括其上安装有SSD装置10的机架1200和与机架1200相邻设置的冷却风扇1300。SSD装置10被示出为参照图1至图5描述的SSD装置10，但是数据存储装置1000可以包括参照图6至图17描述的SSD装置。机架1200和冷却风扇1300可以设置在诸如PCB等支撑衬底1100上。另外，数据存储装置1000还可以包括用于供应驱动数据存储装置1000所需的电力的电源单元1400，以及用于控制数据存储装置1000的驱动的处理单元(例如CPU)。

[0079] 机架1200可以包括在第三方向(例如，Z方向)上彼此间隔开的多个插槽1210，并且一个SSD装置10可以插入到多个插槽1210中的每一个插槽中。例如，SSD装置10可以通过在第二方向(例如，Y方向)上滑动而耦接到设置在机架1200中的插槽1210。当SSD装置10的外部连接器161耦接到插槽1210时，SSD装置10和插槽1210可以彼此物理连接和电连接。

[0080] 冷却风扇1300可以在数据存储装置1000内部提供强制对流环境。例如，冷却风扇1300可以在数据存储装置1000内形成在第二方向(Y方向)上流动的气流。例如，冷却风扇
1300可以是抽吸风扇。由冷却风扇1300产生的气流可以冷却SSD装置10。

[0081] 根据实施例，由于电接地的屏蔽结构设置在半导体芯片周围，因此可以保护半导体芯片免受EMI和ESD影响。相应地，能够提高SSD装置的可靠性。此外，根据实施例，由于屏蔽结构被配置为通过其自身的回复力与衬底和/或壳体保持紧密接触，所以可以提高屏蔽结构与衬底和/或壳体之间的接触可靠性，因此可以提高使用该屏蔽结构的EMI屏蔽和ESD屏蔽性能的可靠性。

[0082] 尽管已经参照本发明构思的实施例具体示出并描述了本发明构思，但是将会理解，在不脱离所附权利要求书的精神和范围的情况下，可以在其中进行形式和细节上的各种变化。