技术领域
[0001] 本申请涉及显示技术领域，具体涉及一种像素驱动电路和显示面板。
相关背景技术
[0002] 随着AMOLED(Active‑Matrix organic Light‑Emitting Diode，有源矩阵有机发光二极管)产品在消费市场的不断发展，人们对手机产品的光学性能要求越来越高。Flicker(闪烁)作为一种评价手机光学性能的重要指标，规格也越来越严格。同时低频显示的引入也导致闪烁变得越来越严重。
[0003] 低频显示时，一帧显示画面通常包括写入帧和保持帧，保持帧包括至少一个子帧。由于在写入帧和保持帧的第一子帧中，驱动晶体管的特性复位存在差异，导致写入帧与保持帧的第一子帧存在亮度差异，从而出现画面闪烁。
具体实施方式
[0035] 下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获取的所有其他实施例，都属于本申请保护的范围。
[0036] 在本申请的描述中，需要理解的是，术语“第一”和“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数。由此，限定有“第一”和“第二”等的特征可以明示或者隐含地包括一个或者更多个所述特征，因此不能理解为对本申请的限制。此外，需要说明的是，除非另有明确的规定和限定，术语“相连”、“连接”应做广义理解，例如，可以是机械连接，也可以是电连接于；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
[0037] 本申请提供一种像素驱动电路和显示面板，以下进行详细说明。需要说明的是，以下实施例的描述顺序不作为对本申请实施例优选顺序的限定。
[0038] 请参阅图1‑图3，图1是本申请提供的像素驱动电路的第一电路结构示意图，图2是图1所示的像素驱动电路的写入帧的信号时序图，图3是本申请提供的像素驱动电路的第二电路结构示意图。在本申请实施例中，像素驱动电路100包括第一发光控制模块101、驱动晶体管TD、第二发光控制模块102、数据写入模块103以及第一初始化模块105。
[0039] 第一发光控制模块101的控制端接入第一使能信号EM_L。第一发光控制模块101的输入端接入第一电源信号ELVDD。第一发光控制模块101的输出端电连接于第一节点A。
[0040] 其中，第一发光控制模块101包括但不限于第一晶体管T1。第一晶体管T1的栅极接入第一使能信号EM_L。第一晶体管T1的源极和漏极中的一者接入第一电源信号ELVDD。第一晶体管T1的源极和漏极中的另一者电连接于第一节点A。
[0041] 驱动晶体管TD的第一极电连接于第一节点A。驱动晶体管TD的第二极电连接于第二节点B。驱动晶体管TD的栅极电连接于第三节点Q。
[0042] 其中，第一极为驱动晶体管TD的源极或漏极中的一者，第二极为驱动晶体管TD的源极或漏极中的另一者。
[0043] 第二发光控制模块102的控制端接入第二使能信号EM_R。第二发光控制模块102的输入端电连接于第二节点B。第二发光控制模块102的输出端电连接于第四节点C，也即电连接于第一初始化模块105的输出端。
[0044] 其中，第二发光控制模块102包括但不限于第二晶体管T2。第二晶体管T2的栅极接入第二使能信号EM_R。第二晶体管T2的源极和漏极中的一者电连接于第二节点B。第二晶体管T2的源极和漏极中的另一者电连接于第四节点C。
[0045] 数据写入模块103的第一控制端接入第一控制信号PScan(n)。数据写入模块103的第二控制端接入第二控制信号NScan(n+10)。数据写入模块103的输入端接入数据信号Data。数据写入模块103还电连接于第一节点A、第二节点B以及第三节点Q。
[0046] 其中，数据写入模块103包括但不限于第三晶体管T3和第四晶体管T4。第三晶体管T3的栅极接入第一控制信号PScan(n)。第三晶体管T3的源极和漏极中的一者接入数据信号Data。第三晶体管T3的源极和漏极中的另一者电连接于第一节点A。第四晶体管T4的栅极接入第二控制信号NScan(n+10)。第四晶体管T4的源极和漏极中的一者电连接于第二节点B。第四晶体管T4的源极和漏极中的另一者电连接于第三节点Q。
[0047] 第一初始化模块105的控制端接入第三控制信号PScan(n)/PScan(n‑1)。第一初始化模块105的输入端接入第一初始化信号Vi1。
[0048] 其中，第一初始化模块105包括但不限于第六晶体管T6。第六晶体管T6的栅极接入第三控制信号PScan(n)/PScan(n‑1)。第六晶体管T6的源极和漏极中的一者接入第一初始化信号Vi1。第六晶体管T6的源极和漏极中的另一者电连接于第四节点C。
[0049] 在本申请实施例中，像素驱动电路100的驱动时序包括写入帧和保持帧。写入帧包括依次进行的第一复位阶段M1和数据写入阶段M2。在第一复位阶段M1，驱动晶体管TD的第一极和第二极被写入第一电源信号ELVDD或者第一初始化信号Vi1。
[0050] 其中，写入帧包括一个子帧，保持帧包括至少一个子帧。可以理解的是，显示面板可以包括多种显示频率，比如30Hz、60Hz、120Hz等。比如，以120Hz为基准，则显示面板在以120Hz进行显示时，像素驱动电路100的驱动时序仅包括写入帧，写入帧包括一个子帧。当显示面板在以30Hz进行显示时，像素驱动电路100的驱动时序包括写入帧和保持帧。写入帧包括一个子帧，保持帧包括3个子帧。也即，当显示面板在以120Hz进行显示时，一帧显示画面包括一个子帧。当显示面板在以30Hz进行显示时，为低频显示，一帧显示画面包括3个子帧。
像素驱动电路100仅在写入帧将补偿后的数据信号Data写入驱动晶体管TD的栅极。
[0051] 本申请实施例通过在数据写入阶段M2之前，通过第一发光控制模块101将第一电源信号ELVDD写入驱动晶体管DT的第一极和第二极，或者通过第一初始化模块105和第二发光控制模块102将第一初始化信号Vi1写入驱动晶体管TD的第一极和第二极，对驱动晶体管TD的第一极和第二极的电位进行复位，由此通过改变驱动晶体管TD的栅源电压Vgs，对驱动晶体管TD在写入帧中的复位效果进行调整，减小驱动晶体管TD在写入帧和保持帧的第一子帧的特性复位效果差异，进而减小写入帧和保持帧的第一子帧的亮度差异，改善画面闪烁。
[0052] 在本申请一些实施例中，像素驱动电路100还包括第一初始化模块104、第一电容Cst以及发光器件D。
[0053] 第一初始化模块104的控制端接入第四控制信号PScan(n)/PScan(n‑1)。第一初始化模块104的输入端接入第二初始化信号Vi2。第一初始化模块104的输出端连接于第四节点C。
[0054] 其中，第一初始化模块104包括但不限于第六晶体管T6。第六晶体管T6的栅极接入第四控制信号PScan(n)/PScan(n‑1)。第六晶体管T6的源极和漏极中的一者接入第二初始化信号Vi2。第六晶体管T6的源极和漏极中的另一者连接于第四节点C。
[0055] 第一电容Cst的一极板连接于第三节点Q。第一电容Cst的另一极板接入第一电源信号ELVDD。
[0056] 发光器件D的一端连接于第四节点C。发光器件D的另一端接入第二电源信号VSS。
[0057] 其中，第一电源信号ELVDD的电压大于第二电源信号VSS的电压。发光器件D可以是迷你发光二极管、微型发光二极管或有机发光二极管，本申请对此不做具体限定。
[0058] 需要说明的是，本申请所有实施例中采用的晶体管可以为薄膜晶体管或场效应管或其他特性相同的器件，由于这里采用的晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本申请实施例中，为区分晶体管除栅极之外的两极，将其中一极称为源极，另一极称为漏极。按附图中的形态规定开关晶体管的中间端为栅极、信号输入端为漏极、输出端为源极。此外本申请实施例所采用的晶体管可以包括P型晶体管和/或N型晶体管两种，其中，P型晶体管在栅极为低电平时导通，在栅极为高电平时截止，N型晶体管为在栅极为高电平时导通，在栅极为低电平时截止。
[0059] 此外，为了提高像素驱动电路100的性能，本申请实施例中设置的晶体管为低温多晶硅薄膜晶体管和氧化物半导体薄膜晶体管，其中氧化物半导体薄膜晶体管可为氧化物薄膜晶体管，比如氧化铟镓锌薄膜晶体管。本申请实施例中，将上述两者类型的薄膜晶体管应用在同一像素驱动电路100中，使氧化物薄膜晶体管作为像素驱动电路100中漏电流较大处的器件，以有效的防止在低频驱动时对应的驱动晶体管TD的栅极处的电荷漏走，进一步防止显示画面出现闪屏的问题。
[0060] 具体的，本申请以下实施例均以像素驱动电路100中的第一晶体管T1、驱动晶体管TD、第二晶体管T2、第三晶体管T3以及第六晶体管T6为P型低温多晶体硅晶体管，第四晶体管T4和第五晶体管T5为N型氧化物晶体管为例进行说明，但不能理解为对本申请的限定。
[0061] 请继续参阅图1和图2，在本申请一些实施例中，保持帧包括至少一子帧，若写入帧的亮度小于保持帧的第一子帧的亮度，则在第一复位阶段M1，第一发光控制模块101响应于第一使能信号EM_L，将第一电源信号ELVDD写入至驱动晶体管TD的第一极和第二极。
[0062] 具体的，在第一复位阶段M1，第一使能信号EM_L为低电平，第一晶体管T1打开。第一电源信号ELVDD经第一晶体管T1和驱动晶体管TD写入至驱动晶体管TD的第一极和第二极。
[0063] 进一步的，在第一复位阶段M1，第二初始化模块104响应于第四控制信号NScan(n)，将第二初始化信号Vi2写入至驱动晶体管TD的栅极。
[0064] 具体的，在第一复位阶段M1，第四控制信号NScan(n)为高电平，第五晶体管T5打开。第二初始化信号Vi2经第五晶体管T5写入至驱动晶体管TD的栅极。
[0065] 也即，在本申请实施例中，第一发光控制模块101和第二初始化模块104均在第一复位阶段M1进行工作。当然，通过控制第四控制信号NScan(n)和第一使能信号EM_L的时序，也可以控制第一发光控制模块101和第二初始化模块104分阶段工作，本申请对此不做具体限定。
[0066] 可以理解的是，将第一电源信号ELVDD写入驱动晶体管TD的第一极和第二极，可以使得驱动晶体管TD的栅源电压Vgs处于一个固定值，也即Vgs＝Vgd＝Vi2‑ELVDD。由于第一电源信号ELVDD的电压值较大，增大了Vgs/Vgd的压差，即增大了驱动晶体管Td的特性复位效果，可以有效提高写入帧的亮度，改善写入帧亮度偏低引起的闪烁。
[0067] 在本申请实施例中，在数据写入阶段M2，数据写入模块103响应于第一控制信号PScan(n)和第二控制信号NScan(n+10)将补偿后的数据信号Data传输至第三节点Q，也即将补偿后的数据信号写入驱动晶体管TD的栅极。
[0068] 具体的，在数据写入阶段M2，第一控制信号PScan(n)为低电平，第二控制信号NScan(n+10)为高电平，第三晶体管T3和第四晶体管T4均打开。其中，数据写入阶段M2包括对驱动晶体管TD的阈值电压的补偿。因此，第三节点Q写入的为补偿后的数据信号，具体为Vdata+Vth。其中，Vth为驱动晶体管的阈值电压。
[0069] 在本申请实施例中，第一控制信号PScan(n)和第三控制信号PScan(n)为同一信号。则在数据写入阶段M2，第一初始化模块105和数据写入模块103同时工作。第一初始化模块105响应于第三控制信号PScan(n)，将第一初始化信号Vi1写入第四节点C，实现对发光器件D的阳极的复位，提高显示均一性。
[0070] 具体的，在数据写入阶段M2，第三控制信号PScan(n)为低电平，第六晶体管T6打开。第一初始化信号Vi1经第六晶体管T6写入第四节点C。
[0071] 在本申请实施例中，像素驱动电路100的驱动时序在数据写入阶段M2之后还包括第三复位阶段M3和发光阶段M4。
[0072] 在第三复位阶段M3，第一发光控制模块101响应于第一使能信号EM_L，将第一电源信号ELVDD写入至驱动晶体管TD的第一极和第二极。
[0073] 具体的，在第三复位阶段M3，第一使能信号EM_L为低电平，第一晶体管T1打开。第一电源信号ELVDD经第一晶体管T1和驱动晶体管TD写入至驱动晶体管TD的第一极和第二极。
[0074] 可以理解的是，在第三复位阶段M3，利用第一发光控制模块101将第一电源信号ELVDD传输到驱动晶体管TD的第一极和第二极。从而使得在不同数据信号Data下，像素驱动电路100均可以将驱动晶体管TD的第一极和第二极的电位复位到同一值，减小对驱动晶体管DT的特性影响。
[0075] 在发光阶段M4，第一发光控制模块101响应于第一使能信号EM_L以及第二发光控制模块102响应于第二使能信号EM_R，以控制发光器件D发光。
[0076] 具体的，在发光阶段M4，第一使能信号EM_L和第二使能信号EM_R均为低电平，第一晶体管T1和第二晶体管T2均打开。电流经第一晶体管T1、驱动晶体管TD以及第二晶体管T2流至发光器件D，从而使得发光器件D正常发光。
[0077] 在本申请一些实施例中，像素驱动电路100还包括第二电容Cboost。第二电容Cboost的一极板电连接于第三节点Q。第二电容Cboost的另一极板接入第一控制信号PScan(n)。
[0078] 第二电容Cboost的作用是调节第三节点Q的电位，也即调节驱动晶体管TD的栅极的电位。从而改变不同数据信号Data的变化范围，改善显示面板的漏电流较大造成画面闪烁的现象。
[0079] 请参阅图3和图4，图4是图3所示的像素驱动电路的写入帧的信号时序图。图3所示的像素驱动电路100与图1所示的像素驱动电路100的不同之处在于，在本申请实施例中，保持帧包括至少一子帧，若写入帧的亮度大于保持帧的第一子帧的亮度，则在第一复位阶段M1，第一初始化模块105响应于第三控制信号PScan(n‑1)，将第一初始化信号Vi1写入至第四节点C。第二发光控制模块102响应于第二使能信号EM_R，将第一初始化信号Vi1写入至驱动晶体管TD的第一极和第二极。
[0080] 具体的，在第一复位阶段M1，第三控制信号PScan(n‑1)和第二使能信号EM_R均为低电位，第六晶体管T6和第二晶体管T2打开，第一初始化信号Vi1经第六晶体管T6和第二晶体管T2写入至驱动晶体管TD的第一极和第二极。
[0081] 在本申请实施例中，写入帧还包括第二复位阶段M5，第二复位阶段M5位于第一复位阶段M1和数据写入阶段M2之间。
[0082] 在第二复位阶段M5，第二初始化模块104响应于第四控制信号NScan(n)，将第二初始化信号Vi2写入至驱动晶体管TD的栅极，完成对驱动晶体管TD的栅极的初始化。
[0083] 具体的，在第二复位阶段M5，第四控制信号NScan(n)为高电平，第五晶体管T5打开。第二初始化信号Vi2经第五晶体管T5写入至驱动晶体管TD的栅极。
[0084] 可以理解的是，将第一初始化信号Vi1写入驱动晶体管TD的第一极和第二极，可以使得驱动晶体管TD的栅源电压Vgs处于一个固定值Vgs＝Vgd＝Vi2‑Vi1。由于第一初始化信号Vi1的电压值较小，减小了Vgs/Vgd的压差，即减小了驱动晶体管Td的特性复位效果，可以有效减小写入帧的亮度，改善写入帧亮度偏高引起的闪烁。
[0085] 在本申请实施例中，第一控制信号PScan(n)和第三控制信号PScan(n‑1)为不同的信号。
[0086] 可以理解的是，当在第一复位阶段M1，将第一初始化信号Vi1写入至驱动晶体管TD的第一极和第二极时，需要第一初始化模块105和第二发光控制模块102同时工作。而数据写入阶段M2在第一复位阶段M1之后。因此，第一控制信号PScan(n)和第三控制信号PScan(n‑1)为不同的信号，从而保证像素驱动电路100的正常工作。
[0087] 在本申请实施例中，像素驱动电路100的驱动时序在数据写入阶段M2之后还包括第三复位阶段M3和发光阶段M4，具体可参阅上述实施例，在此不再赘述。
[0088] 在本申请实施例中，在保持帧，数据写入模块103还用于将数据信号Data写入驱动晶体管TD的第一极和第二极至少一次。
[0089] 具体的，请参阅图3和图5，图5是图3所示的像素驱动电路的写入帧和保持帧的信号时序图。本申请实施例以保持帧包括第一子帧和第二子帧两个子帧为例进行说明。
[0090] 第一子帧和第二子帧的信号时序相同。与写入帧的不同之处在于，在第一子帧或第二子帧内，像素驱动电路100的驱动时序不包括第一复位阶段M1。且在数据写入阶段M2，第四控制信号NScan(n)一直维持为低电平，第四晶体管T4和第五晶体管T5一直关闭。当第一控制信号PScan(n)为低时，第三晶体管T3打开，数据写入模块103将数据信号Data写入驱动晶体管TD的第一极和第二极，也即对驱动晶体管TD的第一极和第二极进行复位。可知，在保持帧的每一子帧内都会对驱动晶体管TD的第一极和第二极进行复位。
[0091] 在第一子帧或第二子帧内，驱动晶体管TD的栅极保持在写入帧写入的数据信号Data。需要说明的是，在写入帧写入的数据信号Data和保持帧写入的数据信号Data并不相同。
[0092] 请参阅图6，图6为本申请实施例提供的显示面板的一种结构示意图。本申请实施例还提供一种显示面板1000，包括多个呈阵列排布的像素单元110。每一像素单元110均包括以上任一实施例所述的像素驱动电路100，具体可参照以上内容，在此不做赘述。
[0093] 在本申请实施例中，显示面板1000可以是OLED(Organic Light‑Emitting Diode，有源矩阵有机发光二极体)显示面板、Mini LED(Mini Light‑Emitting Diode，迷你发光二极管)显示面板、Micro LED(Micro Light‑Emitting Diode，微米发光二极管)显示面板等。
[0094] 在本申请实施例提供的显示面板1000中，像素驱动电路100包括第一发光控制模块、驱动晶体管、第二发光控制模块、数据写入模块、第二初始化模块、第一初始化模块、第一电容以及发光器件。本申请实施例通过在数据写入阶段之前，在第一复位阶段将第一电源信号或者第一初始化信号写入驱动晶体管的第一极和第二极，可以通过改变驱动晶体管的栅源电压，对驱动晶体管在写入帧中的复位效果进行调整，减小驱动晶体管的特性复位效果在写入帧和保持帧的差异，进而减小写入帧和保持帧的亮度差异，改善画面闪烁。
[0095] 以上对本申请实施例提供的像素驱动电路和显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
