技术领域
[0001] 本申请涉及保护电路技术领域，特别是涉及一种均流控制的并联保护电路及均流控制方法。
相关背景技术
[0002] 随着服务器、存储设备、交换机等硬件板卡的热插拔需求，以及板卡供电母线的保护需要，越来越多的板卡在供电母线上设计电子保险丝(EFUSE)来支持板卡的热插拔和保护。电子保险丝(EFUSE)能够实现缓启，避免热插拔产生大电流或者拉低电压，同时能提供功率监控和过电流保护等功能。
[0003] 随着主板功耗越来越大，突破单个电子保险丝(EFUSE)的通流极限，越来越多的应用场景使用电子保险丝(EFUSE)并联来满足通流的需求。但是，并联使用的电子保险丝(EFUSE)，由于主功率场效应晶体管(MOS)的参数、使用环境温度、布局布线的差异，会导致EFUSE的不均流，尤其是在启动时，由于场效应晶体管(MOS)的导通参数差异，带来很大的不均流。
具体实施方式
[0031] 为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
[0032] 如背景技术所述，并联使用的电子保险丝(EFUSE)，由于主功率场效应晶体管(MOS)的参数、使用环境温度、布局布线的差异，会导致电子保险丝(EFUSE)的不均流，尤其是在启动时，由于场效应晶体管(MOS)的导通参数差异，带来很大的不均流。
[0033] 现有的电子保险丝(EFUSE)的主要工作电路如图1所示。其工作原理为：
[0034] 1)电子保险丝的等效电阻Rsense两端采集到的电压差通过运算放大器A1输出Vsense。Vsense的大小直接反应了该EFUSE的电流大小。
[0035] 2)Iref为控制电路内部的恒定电流源，通过外部OCP设置电阻Rocp来设置OCP点的参考电压Vocp。
[0036] 3)当电流过大时，Vsense超过Vocp，运算放大器A2的输出端将EFUSE主电路中的MOS关闭。达到过电流保护的作用。
[0037] 现有的电子保险丝(EFUSE)的并联电路的应用框图如图2所示。并联的EFUSE输入和输出是直接相连，OCP设置电阻Rocp也是分别设置各自的OCP点参考电压Vocp。该应用框图可以推广到更多的EFUSE并联使用场景。
[0038] 现有技术方案的缺点是，EFUSE在并联使用时，由于主功率MOS的参数差异，或者EFUSE的环境温度，以及布局的影响等会带来EFSUE的不均流。尤其是在启动时，MOS参数的差异，会让不均流的情况更加恶劣。不均流会导致单个EFUSE电流过大，从而增加过流和过温风险。
[0039] 实施例1
[0040] 为解决上述问题，本发明实施例1中创造性的提出了一种均流控制的并联保护电路，本发明通过增加均流控制电路模块，形成有效反馈回路，保证并联的两个电子保险丝(EFUSE)在工作过程中，能够保持均流，避免误触发单个电子保险丝(EFUSE)的过流保护(OCP)，同时提高可靠性。
[0041] 如图3所示，本实施例1提供了一种均流控制的并联保护电路，所述均流控制的并联保护电路包括：第一过流保护模块1，第二过流保护模块2，均流控制电路模块3。
[0042] 其中，第一过流保护模块1设有串联设置的第一电子保险丝EFUSE1和第一场效应晶体管MOS1；所述第一过流保护模块1用于获取所述第一电子保险丝EFUSE1两端的第一电流侦测信号Vsense1，并通过将第一电流侦测信号Vsense1与第一参考电压Vocp1对比结果控制所述第一场效应晶体管MOS1的开启和关闭；第二过流保护模块2设有串联设置的第二电子保险丝EFUSE2和第二场效应晶体管MOS2；所述第二过流保护模块2用于获取所述第二电子保险丝EFUSE2两端的第二电流侦测信号Vsense2，并通过将第二电流侦测信号Vsense2与第二参考电压Vocp2对比结果控制所述第二场效应晶体管MOS2的开启和关闭；均流控制电路模块3设于所述第一过流保护模块1与所述第二过流保护模块2之间；所述均流控制电路模块3用于通过对比第一电流侦测信号Vsense1和第二电流侦测信号Vsense2的大小来调节控制所述第一场效应晶体管MOS1的驱动信号的功率大小。
[0043] 所述均流控制电路模块3用于通过对比第一电流侦测信号Vsense1和第二电流侦测信号Vsense2的大小来调节控制所述第一场效应晶体管MOS1的驱动信号的功率大小时，具体为：响应于第一电流侦测信号Vsense1大于第二电流侦测信号Vsense2时，所述均流控制电路模块3用于降低控制所述第一场效应晶体管MOS1的驱动信号的功率；响应于第一电流侦测信号Vsense1小于第二电流侦测信号Vsense2时，所述均流控制电路模块3用于增强控制所述第一场效应晶体管MOS1的驱动信号的功率。
[0044] 具体的，如图3所示，所述第一电子保险丝EFUSE1的两端分别连接至第一运算放大器A1的正相输入端和反相输入端，所述第一运算放大器A1的输出端连接至第二运算放大器A2的反相输入端，所述第二运算放大器A2的正相输入端输入第一参考电压Vocp1，所述第二运算放大器A2的输出端连接至所述第一场效应晶体管MOS1的栅极。
[0045] 如图3所示，所述第二过流保护模块2与所述第一过流保护模块1并联设置；所述第二过流保护模块2的结构与所述第一过流保护模块1的结构相同。具体的，如前文所述，所述第二过流保护模块2设有串联设置的第二电子保险丝EFUSE2和第二场效应晶体管MOS2，所述第二电子保险丝EFUSE2的两端分别连接至第三运算放大器A3的正相输入端和反相输入端，所述第三运算放大器A3的输出端连接至第四运算放大器A4的反相输入端，所述第四运算放大器A4的正相输入端输入第二参考电压Vocp2，所述第四运算放大器A4的输出端连接至所述第二场效应晶体管MOS2的栅极。
[0046] 如图3所示，所述均流控制电路模块3的输入端连接至所述第一运算放大器A1的输出端以及所述第三运算放大器A3的输出端，所述均流控制电路模块3的输出端连接至所述第二运算放大器A2的反相输入端。
[0047] 如图3所示，所述均流控制电路模块3包括第五运算放大器AMP；所述第五运算放大器AMP的正相输入端连接至所述第一运算放大器A1的输出端，所述第五运算放大器AMP的反相输入端连接至所述第三运算放大器A3的输出端，所述第五运算放大器AMP的输出端连接至所述第二运算放大器A2的反相输入端。
[0048] 如图3所示，所述第二电子保险丝EFUSE2的输入端与所述第一电子保险丝EFUSE1的输入端连接，所述第二场效应晶体管MOS2的输出端与所述第一场效应晶体管MOS1的输出端连接。
[0049] 综上可知，本申请在现有技术方案基础上，增加第五运算放大器AMP作为均流控制电路模块3，其同相输入端和反相输入端分别接EFUSE1和EFUSE2的电流侦测信号Vsense。当EFUSE1的电流较大时，运算放大器AMP输出为正，同时信号传送给EFUSE1的功率MOS控制运算放大器A2的反相端，降低功率MOS的驱动信号，从而降低EFUSE1的电流。反之，如当EFUSE1的电流较小时，增强功率MOS的驱动信号，提升EFSUE1的电流。
[0050] 整个过程，相当于利用EFSUE1和EFUSE2的电流侦测信号Vsense，通过运算放大器比较，输出控制EFUSE1的主功率MOS驱动信号的大小，来调整EFUSE1的电流，使两个EFUSE的工作电流实现均流。
[0051] 现有的技术方案不能保证EFUSE在并联使用时的均流，容易出现单个EFUSE电流较大，出现OCP、OTP等情况，同时可靠性也降低。本发明提供的负反馈方案，通过比较两个EFUSE的电流侦测信号Vsense，然后通过运算放大器AMP调节EFUSE1的主功率MOS控制信号的强弱，从而调节EFUSE的电流，使两个EFUSE的电流相等。本发明提供一种均流控制的并联保护电路，在两个过流保护模块中的EFUSE并联时，均流控制的负反馈系统，能够有效的保证EFUSE的工作和启动时，EFUSE间的均流，从而避免误触发OCP和OTP，并提高可靠性。
[0052] 实施例2
[0053] 在实施例2中包含了实施例1的全部技术特征，其差异在于，本实施例具体给出了第一参考电压Vocp1和第二参考电压Vocp2的提供方式。
[0054] 如图3所示，所述第二运算放大器A2的正相输入端通过第一参考电阻Rocp1接地，其中流经第一参考电阻Rocp1的电流为Iref，第一参考电压Vocp1的大小即为第一参考电阻Rocp1与电流为Iref的乘积。
[0055] 如图3所示，所述第四运算放大器A4的正相输入端通过第二参考电阻Rocp2接地，其中流经第二参考电阻Rocp2的电流为Iref，第二参考电压Vocp2的大小即为第二参考电阻Rocp2与电流为Iref的乘积。
[0056] 值得注意的是，第一参考电压Vocp1和第二参考电压Vocp2也可以是直接提供电压Vocp1和电压Vocp2的方式。
[0057] 具体的，如图3所示，本实施例2提供了一种均流控制的并联保护电路，所述均流控制的并联保护电路包括：第一过流保护模块1，第二过流保护模块2，均流控制电路模块3。
[0058] 其中，第一过流保护模块1设有串联设置的第一电子保险丝EFUSE1和第一场效应晶体管MOS1；所述第一过流保护模块1用于获取所述第一电子保险丝EFUSE1两端的第一电流侦测信号Vsense1，并通过将第一电流侦测信号Vsense1与第一参考电压Vocp1对比结果控制所述第一场效应晶体管MOS1的开启和关闭；第二过流保护模块2设有串联设置的第二电子保险丝EFUSE2和第二场效应晶体管MOS2；所述第二过流保护模块2用于获取所述第二电子保险丝EFUSE2两端的第二电流侦测信号Vsense2，并通过将第二电流侦测信号Vsense2与第二参考电压Vocp2对比结果控制所述第二场效应晶体管MOS2的开启和关闭；均流控制电路模块3设于所述第一过流保护模块1与所述第二过流保护模块2之间；所述均流控制电路模块3用于通过对比第一电流侦测信号Vsense1和第二电流侦测信号Vsense2的大小来调节控制所述第一场效应晶体管MOS1的驱动信号的功率大小。
[0059] 所述均流控制电路模块3用于通过对比第一电流侦测信号Vsense1和第二电流侦测信号Vsense2的大小来调节控制所述第一场效应晶体管MOS1的驱动信号的功率大小时，具体为：响应于第一电流侦测信号Vsense1大于第二电流侦测信号Vsense2时，所述均流控制电路模块3用于降低控制所述第一场效应晶体管MOS1的驱动信号的功率；响应于第一电流侦测信号Vsense1小于第二电流侦测信号Vsense2时，所述均流控制电路模块3用于增强控制所述第一场效应晶体管MOS1的驱动信号的功率。
[0060] 具体的，如图3所示，所述第一电子保险丝EFUSE1的两端分别连接至第一运算放大器A1的正相输入端和反相输入端，所述第一运算放大器A1的输出端连接至第二运算放大器A2的反相输入端，所述第二运算放大器A2的正相输入端输入第一参考电压Vocp1，所述第二运算放大器A2的输出端连接至所述第一场效应晶体管MOS1的栅极。
[0061] 如图3所示，所述第二过流保护模块2与所述第一过流保护模块1并联设置；所述第二过流保护模块2的结构与所述第一过流保护模块1的结构相同。具体的，如前文所述，所述第二过流保护模块2设有串联设置的第二电子保险丝EFUSE2和第二场效应晶体管MOS2，所述第二电子保险丝EFUSE2的两端分别连接至第三运算放大器A3的正相输入端和反相输入端，所述第三运算放大器A3的输出端连接至第四运算放大器A4的反相输入端，所述第四运算放大器A4的正相输入端输入第二参考电压Vocp2，所述第四运算放大器A4的输出端连接至所述第二场效应晶体管MOS2的栅极。
[0062] 如图3所示，所述均流控制电路模块3的输入端连接至所述第一运算放大器A1的输出端以及所述第三运算放大器A3的输出端，所述均流控制电路模块3的输出端连接至所述第二运算放大器A2的反相输入端。
[0063] 如图3所示，所述均流控制电路模块3包括第五运算放大器AMP；所述第五运算放大器AMP的正相输入端连接至所述第一运算放大器A1的输出端，所述第五运算放大器AMP的反相输入端连接至所述第三运算放大器A3的输出端，所述第五运算放大器AMP的输出端连接至所述第二运算放大器A2的反相输入端。
[0064] 如图3所示，所述第二运算放大器A2的正相输入端通过第一参考电阻Rocp1接地；所述第四运算放大器A4的正相输入端通过第二参考电阻Rocp2接地。流经第一参考电阻Rocp1和第二参考电阻Rocp2的电流均为Iref。
[0065] 如图3所示，所述第二电子保险丝EFUSE2的输入端与所述第一电子保险丝EFUSE1的输入端连接，所述第二场效应晶体管MOS2的输出端与所述第一场效应晶体管MOS1的输出端连接。
[0066] 综上可知，本申请在现有技术方案基础上，增加第五运算放大器AMP作为均流控制电路模块3，其同相输入端和反相输入端分别接EFUSE1和EFUSE2的电流侦测信号Vsense。当EFUSE1的电流较大时，运算放大器AMP输出为正，同时信号传送给EFUSE1的功率MOS控制运算放大器A2的反相端，降低功率MOS的驱动信号，从而降低EFUSE1的电流。反之，如当EFUSE1的电流较小时，增强功率MOS的驱动信号，提升EFSUE1的电流。
[0067] 整个过程，相当于利用EFSUE1和EFUSE2的电流侦测信号Vsense，通过运算放大器比较，输出控制EFUSE1的主功率MOS驱动信号的大小，来调整EFUSE1的电流，使两个EFUSE的工作电流实现均流。
[0068] 现有的技术方案不能保证EFUSE在并联使用时的均流，容易出现单个EFUSE电流较大，出现OCP、OTP等情况，同时可靠性也降低。本发明提供的负反馈方案，通过比较两个EFUSE的电流侦测信号Vsense，然后通过运算放大器AMP调节EFUSE1的主功率MOS控制信号的强弱，从而调节EFUSE的电流，使两个EFUSE的电流相等。本发明提供一种均流控制的并联保护电路，在两个过流保护模块中的EFUSE并联时，均流控制的负反馈系统，能够有效的保证EFUSE的工作和启动时，EFUSE间的均流，从而避免误触发OCP和OTP，并提高可靠性。
[0069] 实施例3
[0070] 如图4所示，本申请实施例3中还提供了一种并联保护电路的均流控制方法，其包括以下步骤：
[0071] S1、设置第一过流保护模块1，其中第一过流保护模块1设有串联设置的第一电子保险丝EFUSE1和第一场效应晶体管MOS1；所述第一过流保护模块1用于获取所述第一电子保险丝EFUSE1两端的第一电流侦测信号Vsense1，并通过将第一电流侦测信号Vsense1与第一参考电压Vocp1对比结果控制所述第一场效应晶体管MOS1的开启和关闭；
[0072] S2、设置第二过流保护模块2，其中第二过流保护模块2设有串联设置的第二电子保险丝EFUSE2和第二场效应晶体管MOS2；所述第二过流保护模块2用于获取所述第二电子保险丝EFUSE2两端的第二电流侦测信号Vsense2，并通过将第二电流侦测信号Vsense2与第二参考电压Vocp2对比结果控制所述第二场效应晶体管MOS2的开启和关闭；
[0073] S3、在所述第一过流保护模块1与所述第二过流保护模块2之间设置均流控制电路模块3；所述均流控制电路模块3用于通过对比第一电流侦测信号Vsense1和第二电流侦测信号Vsense2的大小来调节控制所述第一场效应晶体管MOS1的驱动信号的功率大小。
[0074] 其中，所述均流控制电路模块3用于通过对比第一电流侦测信号Vsense1和第二电流侦测信号Vsense2的大小来调节控制所述第一场效应晶体管MOS1的驱动信号的功率大小，包括：
[0075] 响应于第一电流侦测信号Vsense1大于第二电流侦测信号Vsense2时，所述均流控制电路模块3用于降低控制所述第一场效应晶体管MOS1的驱动信号的功率；
[0076] 响应于第一电流侦测信号Vsense1小于第二电流侦测信号Vsense2时，所述均流控制电路模块3用于增强控制所述第一场效应晶体管MOS1的驱动信号的功率。
[0077] 具体的，如图3所示，所述第一电子保险丝EFUSE1的两端分别连接至第一运算放大器A1的正相输入端和反相输入端，所述第一运算放大器A1的输出端连接至第二运算放大器A2的反相输入端，所述第二运算放大器A2的正相输入端输入第一参考电压Vocp1，所述第二运算放大器A2的输出端连接至所述第一场效应晶体管MOS1的栅极。
[0078] 如图3所示，所述第二过流保护模块2与所述第一过流保护模块1并联设置；所述第二过流保护模块2的结构与所述第一过流保护模块1的结构相同。具体的，所述第二过流保护模块2设有串联设置的第二电子保险丝EFUSE2和第二场效应晶体管MOS2，所述第二电子保险丝EFUSE2的两端分别连接至第三运算放大器A3的正相输入端和反相输入端，所述第三运算放大器A3的输出端连接至第四运算放大器A4的反相输入端，所述第四运算放大器A4的正相输入端输入第二参考电压Vocp2，所述第四运算放大器A4的输出端连接至所述第二场效应晶体管MOS2的栅极。
[0079] 如图3所示，所述均流控制电路模块3的输入端连接至所述第一运算放大器A1的输出端以及所述第三运算放大器A3的输出端，所述均流控制电路模块3的输出端连接至所述第二运算放大器A2的反相输入端。
[0080] 如图3所示，所述均流控制电路模块3包括第五运算放大器AMP；所述第五运算放大器AMP的正相输入端连接至所述第一运算放大器A1的输出端，所述第五运算放大器AMP的反相输入端连接至所述第三运算放大器A3的输出端，所述第五运算放大器AMP的输出端连接至所述第二运算放大器A2的反相输入端。
[0081] 如图3所示，所述第二运算放大器A2的正相输入端通过第一参考电阻Rocp1接地；所述第四运算放大器A4的正相输入端通过第二参考电阻Rocp2接地。
[0082] 如图3所示，所述第二电子保险丝EFUSE2的输入端与所述第一电子保险丝EFUSE1的输入端连接，所述第二场效应晶体管MOS2的输出端与所述第一场效应晶体管MOS1的输出端连接。
[0083] 综上可知，本申请在现有技术方案基础上，增加第五运算放大器AMP作为均流控制电路模块3，其同相输入端和反相输入端分别接EFUSE1和EFUSE2的电流侦测信号Vsense。当EFUSE1的电流较大时，运算放大器AMP输出为正，同时信号传送给EFUSE1的功率MOS控制运算放大器A2的反相端，降低功率MOS的驱动信号，从而降低EFUSE1的电流。反之，如当EFUSE1的电流较小时，增强功率MOS的驱动信号，提升EFSUE1的电流。
[0084] 整个过程，相当于利用EFSUE1和EFUSE2的电流侦测信号Vsense，通过运算放大器比较，输出控制EFUSE1的主功率MOS驱动信号的大小，来调整EFUSE1的电流，使两个EFUSE的工作电流实现均流。
[0085] 现有的技术方案不能保证EFUSE在并联使用时的均流，容易出现单个EFUSE电流较大，出现OCP、OTP等情况，同时可靠性也降低。本发明提供的负反馈方案，通过比较两个EFUSE的电流侦测信号Vsense，然后通过运算放大器AMP调节EFUSE1的主功率MOS控制信号的强弱，从而调节EFUSE的电流，使两个EFUSE的电流相等。本发明提供一种均流控制的并联保护电路，在两个过流保护模块中的EFUSE并联时，均流控制的负反馈系统，能够有效的保证EFUSE的工作和启动时，EFUSE间的均流，从而避免误触发OCP和OTP，并提高可靠性。
[0086] 上述并联保护电路的均流控制方法，通过比较并联设置的第一过流保护模块1与第二过流保护模块2中两个电子保险丝的电流侦测信号第一电流侦测信号Vsense1和第二电流侦测信号Vsense2，然后通过均流控制电路模块3调节控制所述第一场效应晶体管MOS1的驱动信号的功率大小，从而调节电子保险丝的电流，使两个电子保险丝的电流相等，能够有效的保证并联保护电路工作和启动时，其中的两个电子保险丝间均流，从而避免误触发过流保护(OCP)和过温保护(OTP)，并提高可靠性。
[0087] 以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
[0088] 以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
