[0001] 本发明涉及显示技术领域，尤其涉及一种过电流保护电路及显示装置。

[0002] 阵列基板行驱动(Gate Driver on Array，GOA)信号是液晶显示面板的必备输入信号，除了输入液晶显示面板的时序要满足产品的要求，其自身的保护措施也非常重要，如过压、过流等，一旦液晶显示面板内部或者集成电路(Integrated Circuit，IC)输出端偶然出现故障必然会引起大电流或者大电压，严重的会导致产品烧毁，因此GOA信号的过电流保护(Over Current Protection，OCP)设置一定要完善，而且OCP触发条件一定要严格。

[0003] GOA信号是电平转换器集成电路(Level Shift IC)输出到面板内部的时序信号，包括时钟(Clock，CLK)信号、重置(Reset)信号、起始(Start Time Vertical，STV)信号等。这些信号控制着面板内部薄膜晶体管(Thin Film Transistor，TFT)的开关，对面板画面的显示起着至关重要的作用；对Level Shift IC内部而言，对输出的一系列的GOA信号都会进行OCP设置，防止外部意外输入大电压或者信号短路造成的IC损坏，OCP还有一个作用是使面板在合理的负载下正常工作，防止面板内部抽载大电流损坏TFT，从而造成不可逆的损坏。对于无OCP设定或者OCP设定条件不合理的IC，面板的大电流或者大电压的情况则无法被保护，严重会烧毁面板TFT或者GOA走线，具有较大风险。

[0035] 下面将结合本发明实施方式中的附图，对本发明实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本发明一部分实施方式，而不是全部的实施方式。基于本发明中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。

[0036] 本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。

[0037] 在本文中提及“实施例”或“实施方式”意味着，结合实施例或实施方式描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

[0038] 请参阅图1及图2，图1是本申请实施例的显示装置的结构示意图，图2是本申请实施例的过电流保护电路的电路示意图。本申请提供一种过电流保护电路10，所述过电流保护电路10包括比较器模块11、逻辑门模块12及计数模块13。所述比较器模块11用于接收时序信号的负载电流，并与预设电流阈值相比较，当所述时序信号的负载电流大于所述预设电流阈值时，所述比较器模块11输出第一电平，当所述时序信号的负载电流小于所述预设电流阈值时，所述比较器模块11输出第二电平。所述逻辑门模块12具有第一输入端及输出端，所述第一输入端电连接于所述比较器模块11，并根据所述比较器模块11输出的电平信号选择输出高电平或低电平。所述计数模块13包括触发计数子模块131及帧计数子模块132，所述触发计数子模块131电连接于所述逻辑门模块12的输出端，并用于对所述逻辑门模块12输出高电平的次数进行计数，得到触发次数信息，所述帧计数子模块132用于对时序信号的帧数进行计数，得到帧数信息，当所述触发次数信息达到第一预设值且所述帧数信息达到第二预设值时，所述时序信号的输出截止。

[0039] 所述过电流保护(Over Current Protection，OCP)电路可以为但不仅限于为应用于液晶显示装置，并对液晶显示装置的显示面板20进行保护。

[0040] 所述显示面板20可以为但不仅限于为采用阵列基板行驱动(Gate Driver on Array，GOA)架构，即在显示面板20的阵列基板上进行栅极驱动集成，从而实现显示面板20的逐行扫描驱动功能，且可以省去栅极集成电路(IC，Integrated Circuit)的绑定(Bonding)区域以及扇出(Fan‑out)区域的布线空间。

[0041] 进一步地，所述过电流保护电路10可以为但不仅限于为设置于线路板组装成品(Printed Circuit Board+Assembly，PCBA)上。

[0042] 所述时序信号可以为但不仅限于为阵列基板行驱动(Gate Driver on Array，GOA)信号。所述时序信号可以为但不仅限于为用于控制显示面板20内部的薄膜晶体管(Thin Film Transistor，TFT)的开关。

[0043] 进一步地，所述时序信号可以为但不仅限于为包括时钟(Clock，CLK)信号，重置(Reset)信号，起始(Start Time Vertical，STV)信号等。

[0044] 所述时序信号的负载电流(OCP Sense)可以为但不仅限于为时钟(CLK)信号的负载电流。所述时序信号的负载电流可以为但不仅限于为通过将时序信号输出单元输出的时序信号转换为被侦测信号来进行获取，可以理解地，所述时序信号的负载电流也可以通过其他方式进行获取，所述时序信号的负载电流的获取方式不应当成为对本实施方式提供的过电流保护电路10的限定。

[0045] 进一步地，所述时序信号输出单元可以为但不仅限于为电平转换器(Level Shfit，L/S)。

[0046] 所述比较器模块11可以为但不仅限于为通过正输入端接收时序信号的负载电流，并通过负输入端接收参考电流。所述参考电流可以为所述过电流保护电路10的触发设定电流，即所述参考电流的大小可以为但不仅限于为等于所述预设电流阈值的大小。

[0047] 所述比较器模块11可以为但不仅限于为对接收的时序信号的负载电流与接收的参考电流的大小进行比较，即将所述时序信号的负载电流的大小与所述预设电流阈值进行比较，并根据比较结果输出第一电平或第二电平。具体地，当所述时序信号的负载电流大于所述预设电流阈值时，所述比较器模块11输出第一电平，当所述时序信号的负载电流小于所述预设电流阈值时，所述比较器模块11输出第二电平。

[0048] 进一步地，所述第一电平可以为高电平，所述第二电平可以为低电平。

[0049] 进一步地，所述预设电流阈值可以为但不仅限于为90mA、或100mA、或110mA、或120mA等，可以理解地，所述预设电流阈值也可以为其他数值，所述预设电流阈值的数值设定可以为但不仅限于为根据显示面板20的实际工作运行情况或通过实验模拟计算所等，所述预设电流阈值的数值大小不应当成为对本实施方式提供的过电流保护电路10的限定。

[0050] 进一步地，所述预设电流阈值可以为但不仅限于为显示面板20安全运行时所述时序信号的负载电流的临界值，即当所述时序信号的负载电流大于所述预设电流阈值时，所述显示面板20的工作运行存在风险，则所述过电流保护电路10被触发来进行所述显示面板20的安全保护。

[0051] 举例地，当所述预设电流阈值为100mA时，若所述时序信号的负载电流大于所述预设电流阈值，即若所述时序信号的负载电流大于100mA时，所述比较器模块11输出高电平。若所述时序信号的负载电流小于所述预设电流阈值，即若所述时序信号的负载电流小于
100mA时，所述比较器模块11输出低电平。

[0052] 所述逻辑门模块12可以为但不仅限于为与门。所述逻辑门模块12具有第一输入端及输出端，所述第一输入端电连接于所述比较器模块11，并根据所述比较器模块11输出的电平信号选择输出高电平或低电平。具体地，在本申请一种实施方式中，当所述比较器模块11输出高电平至所述逻辑门模块12的第一输入端时，所述逻辑门模块12选择输出高电平，并表示所述过电流保护电路10被触发。当所述比较器输出低电平至所述逻辑门模块12的第一输入端时，所述逻辑门模块12选择输出低电平，并表示所述过电流保护电路10未被触发。

[0053] 所述计数模块13包括触发计数子模块(Clk Counter)131及帧计数子模块(Frame Counter)132。

[0054] 其中，所述触发计数子模块131电连接于所述逻辑门模块12的输出端，并用于对所述逻辑门模块12输出高电平的次数进行计数，得到触发次数信息。

[0055] 具体地，所述逻辑门模块12首次输出高电平至所述触发计数子模块131，所述触发计数子模块131则计入一次触发信息，即表示所述过电流保护电路10被触发一次。若所述逻辑门模块12再次输出高电平至所述触发计数子模块131，所述触发计数子模块131则再次计入一次触发信息，并统计得到两次触发信息，即表示所述过电流保护电路10被触发两次。依次类推，所述触发计数子模块131可以为但不仅限于为用于统计设定时间段内所述逻辑门模块12输出高电平的次数累加。

[0056] 进一步地，所述设定时间段可以为但不仅限于为一帧，可以理解地，所述设定时间段可以为其他时间设置，所述设定时间段不应当成为对本实施方式提供的过电流保护电路10的限定。

[0057] 在本申请一种实施方式中，以所述触发计数子模块131对所述时序信号每一帧的时间段内所述逻辑门模块12输出高电平的次数进行计数，即得到所述时序信号每一帧内所述过电流保护电路10的触发次数信息。

[0058] 进一步地，所述过电流保护电路10可以为但不仅限于为对所述时序信号不同帧的触发次数信息进行计数和存储，从而得到所述时序信号不同帧的触发次数信息。

[0059] 进一步地，所述触发计数子模块131可以为但不仅限于为计数器或其他具有统计电平信息的器件。

[0060] 其中，所述帧计数子模块132用于对时序信号的帧数进行计数，得到帧数信息。

[0061] 具体地，所述帧计数子模块132可以为但不仅限于为电连接于电平转换模块(Level Shfit，L/S)17，并对所述电平转换模块17输出的时序信号的帧数进行计数，得到所述帧数信息。且所述帧计数子模块132可以为但不仅限于为对所述电平转换模块17输出的时钟(CLK)信号的帧数进行计数，并得到所述帧数信息。

[0062] 进一步地，所述帧计数子模块132可以为但不仅限于为计数器或其他具有统计电平信息的器件。

[0063] 所述帧计数子模块132还可以为但不仅限于为电连接于所述触发计数子模块131。当所述触发次数信息达到第一预设值且所述帧数信息达到第二预设值时，所述时序信号的输出(CLK Output)截止。

[0064] 进一步地，所述第一预设值可以为但不仅限于为8次、或9次、或10次、或11次、或12次等，可以理解地，所述第一预设值也可以为其他数值，所述第一预设值的数值设定可以为但不仅限于为根据过电流保护电路10的实际工作运行情况或通过实验模拟计算所等，所述第一预设值的数值大小不应当成为对本实施方式提供的过电流保护电路10的限定。

[0065] 进一步地，所述第二预设值可以为但不仅限于为2帧、或3帧、或4帧、或5帧等，可以理解地，所述第二预设值也可以为其他数值，所述第二预设值的数值设定可以为但不仅限于为根据过电流保护电路10的实际工作运行情况或通过实验模拟计算所等，所述第二预设值的数值大小不应当成为对本实施方式提供的过电流保护电路10的限定。

[0066] 举例地，在本申请一种实施方式中，所述第一预设值为10次，所述第二预设值为3帧，当所述触发计数子模块131统计得到在所述时序信号的一帧内所述逻辑门模块12输出高电平的次数为10次或超过10次，且当所述帧计数子模块132统计得到所述时序信号的帧数为累计3帧或超过3帧，每一帧内所述触发计数子模块131统计的次数为大于等于10次，所述时序信号的输出截止。

[0067] 进一步地，在本申请一种实施方式中，当所述触发次数信息达到第一预设值且所述帧数信息达到第二预设值时，所述过电流保护电路10控制时钟信号的输出(CLK Output)截止。

[0068] 进一步地，在本申请一种实施方式中，所述过电流保护电路10可以为但不仅限于为与显示面板20的栅极驱动电路相连，所述过电流保护电路10可以为但不仅限于为还包括控制模块，当所述触发次数信息达到第一预设值且所述帧数信息达到第二预设值时，所述控制模块控制所述时序信号的输出截止，从而停止向所述栅极驱动电路输入时序信号，进而保护显示面板20不被大电流烧毁。

[0069] 综上所述，本申请提供的过电流保护电路10包括比较器模块11、逻辑门模块12及计数模块13，所述计数模块13包括触发计数子模块131及帧计数子模块132，所述触发计数子模块131电连接于所述逻辑门模块12的输出端，并用于对所述逻辑门模块12输出高电平的次数进行计数，得到触发次数信息，所述帧计数子模块132用于对时序信号的帧数进行计数，得到帧数信息，当所述触发次数信息达到第一预设值且所述帧数信息达到第二预设值时，所述时序信号的输出截止。所述过电流保护电路10对所述时序信号负载电流的大电流触发次数的阈值可以进行单独调节，提升所述过电流保护电路10的精准度，从而有效避免所述过电流保护电路10误触发、不触发、触发不及时的情况，从而达到有效保护显示面板20的作用，防止所述显示面板20被大电流烧毁薄膜晶体管或时序信号走线，且不会因误触发而关闭显示面板20，使得所述显示面板20在安全工作运行的同时，提升用户的体验感。

[0070] 请参阅图2及图3，图3是本申请实施例的时序信号触发过电流保护电路的示意图。所述逻辑门模块12还包括第二输入端，所述时序信号包括空白时间段及非空白时间段，所述过电流保护电路10还包括时序控制模块14及空白设定模块15。所述时序控制模块14用于产生时序信号。所述空白设定模块15的一端电连接于所述时序控制模块14，所述空白设定模块15的另一端电连接于所述第二输入端，并用于在所述时序信号的空白时间段输出第二电平至所述逻辑门模块12，在所述时序信号的非空白时间段输出第一电平至所述逻辑门模块12。

[0071] 其中，所述第一电平可以为但不仅限于为高电平，所述第二电平可以为但不仅限于为低电平。

[0072] 所述时序控制模块14(Timer Control Register，TCON)可以为但不仅限于为用于产生时钟(Clock，CLK)信号，重置(Reset)信号，起始(Start Time Vertical，STV)信号等。

[0073] 所述时序信号包括空白时间(Blanking time)段及非空白时间(Detect time)段，所述空白时间段可以为但不仅限于为指时钟(CLK)信号的无效信号时间段，所述非空白时间段是可以为但不仅限于为指时钟(CLK)信号的有效信号时间段。

[0074] 所述时钟(CLK)信号在电平转换的时候会引起电流噪声，该电流噪声不会影响所述显示面板20的正常工作和画面显示，但是电流噪声段产生的高电平常常会引起过电流保护电路10的误触发，这也影响了过电流保护电路10的保护精准度，从而影响显示面板20的工作运行。

[0075] 在本申请实施方式中，通过所述空白设定模块15的设置来规避所述过电流保护电路10因电流噪声而发生误触发的情况。具体地，所述空白设定模块15的一端电连接于所述时序控制模块14，并在所述时序信号的空白时间段输出低电平，在所述时序信号的非空白时间段输出高电平。所述逻辑门模块12还具有第二输入端，所述空白设定模块15的另一端电连接于所述第二输入端。从而所述空白设定模块15在所述空白时间段输出低电平至所述逻辑门模块12，所述空白设定模块15在所述非空白时间段输出高电平至所述逻辑门模块12。

[0076] 如附图3示意，所述时序信号的负载电流(CLK Sense)在空白时间段(Blanking time)内超出预设电流阈值(OCP Level)时，所述过电流保护电路不会被触发，当所述时序信号的负载电流(CLK Sense)在非空白时间段(Detect time)内超出预设电流阈值(OCP Level)时，所述过电流保护电路被触发，所述时序信号的输出(CLK Output)截止。

[0077] 进一步地，所述逻辑门模块12在所述第一输入端及所述第二输入端均接收高电平时，所述逻辑门模块12输出高电平。即当所述比较器模块11接收到的所述时序信号的负载电流大于所述预设电流阈值，且所述时序信号位于非空白时间段时，所述逻辑门模块12才会输出高电平，所述过电流保护电路10才会被触发，从而有效避免所述时序信号电平转换时产生的电流噪声触发所述过电流保护电路10，提升所述过电流保护电路10的精准性，进而减少因所述过电流保护电路10误触而导致的显示面板20异常关闭的情形，使得所述显示面板20可以正常工作运行，从而使得所述显示面板20的安全性及可靠性得到进一步提升。

[0078] 请再次参阅图2及图3。所述过电流保护电路10还包括延时模块16。所述延时模块16的一端电连接于所述逻辑门模块12的输出端，所述延时模块16的另一端电连接于所述计数模块13，并用于将所述逻辑门模块12输出的第一电平延时预设时间。所述触发计数子模块用于对所述逻辑门模块12输出的延时预设时间之后的第一电平的次数进行计数，得到所述触发次数信息。

[0079] 所述延时模块16的一端电连接于所述逻辑门模块12的输出端，所述延时模块16的另一端电连接于所述计数模块13，即所述延时模块16设置于所述逻辑门模块12与所述计数模块13之间。所述延时模块16可以将所述逻辑门输出的第一电平延时预设时间(OCP Time)，即所述逻辑门输出的第一电平经由所述延时模块16延时预设时间后再输入至所述计数模块13。

[0080] 进一步地，所述延时模块16的所述另一端可以为但不仅限于为电连接至所述计数模块13的所述触发计数子模块，从而使得所述触发计数子模块对所述逻辑门模块12输出的延时预设时间之后的高电平的次数进行计数，并得到所述触发次数信息。

[0081] 进一步地，所述预设时间(OCP Time)可以为但不仅限于为4μs、5μs、或6μs、或7μs、或8μs等，可以理解地，所述预设时间也可以为其他数值，所述预设时间的数值设定可以为但不仅限于为根据过电流保护电路10的实际工作运行情况或通过实验模拟计算所等，所述预设时间的数值大小不应当成为对本实施方式提供的过电流保护电路10的限定。

[0082] 举例地，在本申请一种实施方式中，以所述预设时间(OCP Time)为6μs进行示意，所述延时模块16可以将所述逻辑门模块12输出的第一电平延时6μs。所述触发计数子模块用于对所述逻辑门模块12输出的延时6μs之后的第一电平的次数进行计数，得到所述触发次数信息。

[0083] 所述延时模块16的设置可以避免因所述时序信号的负载电流发生较短的不稳状态时而误触发所述过电流保护电路10的保护，所述延时模块16通过对所述预设时间的调节，从而调节所述过电流保护电路10的保护触发时间，使得所述时序信号在稳定状态下触发所述过电流保护电路10的保护，提升所述过电流保护电路10的保护准确度，减少因所述过电流保护电路10的误触而影响所述显示面板20正常工作的情形。

[0084] 请再次参阅图2。所述延时模块16包括电阻R1及电容C1。所述电阻R1的一端电连接于所述逻辑门模块12的所述输出端，所述电阻R1的另一端电连接于所述计数模块13。所述电容C1的一端电连接于所述电阻R1的所述另一端，所述电容C1的另一端接地。

[0085] 具体地，所述电阻R1的一端电连接于所述逻辑门模块12的所述输出端，所述电阻R1的另一端可以为但不仅限于为电连接于所述计数模块13的所述触发计数子模块131。所述电容C1的一端电连接于所述电阻R1的所述另一端，即所述电容C1的一端也电连接于所述计数模块13的所述触发计数子模块131。

[0086] 进一步地，所述电阻R1的数量可以为但不仅限于为一个、或两个、或三个、或多个等。所述电阻R1的阻值可以为但不仅限于为5Ω、或6Ω、或7Ω、或8Ω，可以理解地，所述电阻R1的阻值也可以为其他数值，所述电阻R1的阻值可以为但不仅限于为根据过电流保护电路10的实际工作运行情况或通过实验模拟计算所等，并根据所述预设时间的设定来进行调整，所述电阻R1的阻值不应当成为对本实施方式提供的过电流保护电路10的限定。

[0087] 进一步地，所述电容C1的电容量可以为但不仅限于为根据过电流保护电路10的实际工作运行情况或通过实验模拟计算所等，并根据所述预设时间的设定来进行调整，所述电容C1的电容量不应当成为对本实施方式提供的过电流保护电路10的限定。

[0088] 所述延时模块16可以为但不仅限于为通过调节所述电阻R1的阻值及所述电容C1的电容量来进行所述预设时间的设置。举例地，在本申请一种实施方式中，所述预设时间T为6us，所述电阻R1的阻值为6Ω，所述电容C1的电容量为0.006F，其中所述预设时间可以为但不仅限于为满足：T≈RC。

[0089] 所述延时模块16通过调节所述电阻R1的阻值及所述电容C1的电容量可以进行所述预设时间的调整，从而进一步调节所述过电流保护电路10的保护触发时间，从而提升所述过电流保护电路10的保护准确度，减少因所述过电流保护电路10的误触发的情形，保障了所述显示面板20的正常工作运行。

[0090] 请再次参阅图2。所述延时模块16还包括二极管D1，所述二极管D1的负极电连接至所述电阻R1的所述一端，所述二极管D1的正极电连接至所述电阻R1的所述另一端。

[0091] 具体地，所述二极管D1的负极电连接至所述电阻R1的所述一端，即所述二极管D1的负极电连接至所述逻辑门电路的输出端。所述二极管D1的正极电连接至所述电阻R1的所述另一端，即所述二极管D1的负极电连接至所述计数模块13。

[0092] 所述二极管D1的两端在加载正向电压时，所述二极管D1导通，所述二极管D1的两端在加载反向电压时，所述二极管D1截止。从而使得所述二极管D1可以用于防止所述逻辑门电路输出的高电平直接输入至所述计数模块13，而造成对所述计数模块13的损伤，从而使得所述过电流保护电路10可以进行安全正常运行。

[0093] 请再次参阅图2。所述过电流保护电路10还包括电平转换模块17，所述电平转换模块17用于对时序信号进行升压。所述帧计数子模块132电连接至所述电平转换模块17，并用于对所述电平转换模块17升压后的时序信号的帧数进行计数，得到帧数信息。

[0094] 所述电平转换(Level Shfit，L/S)模块可以为但不仅限于为对时序信号进行升压，换而言之，所述电平转换模块17可以为但不仅限于为将所述时序信号的低电平转换为显示面板20所需要的高电平。

[0095] 进一步地，所述电平转换模块17可以对时钟(CLK)信号进行升压，且所述电平转换模块17升压后的时钟信号的周期可以为但不仅限于为等同于所述时序控制模块14产生的时序信号的周期。

[0096] 进一步地，所述电平转换模块17升压后的时序信号可以为但不仅限于输入至所述显示面板20的栅极驱动电路。所述电平转换模块17对所述时钟信号升压的电压值可以为但不仅限于为根据显示面板20的实际需要进行调整，本申请对此不做限定。

[0097] 所述帧计数子模块132电连接至所述电平转换模块17，并用于对所述电平转换模块17升压后的时序信号的帧数进行计数，得到帧数信息。所述过电流保护电路10通过对所述电平转换模块17升压后的时序信号的帧数统计，并通过调节所述第二预设值，可以对所述时序信号触发所述过电流保护电路10的条件进行调节，提升所述过电流保护电路10的精准度，从而有效避免所述过电流保护电路10误触发、不触发、触发不及时的情况，从而达到有效保护显示面板20的作用。

[0098] 请再次参阅图2。所述电平转换模块17包括电平转换子模块171及缓存模块172。所述电平转换子模块171用于对时序信号进行升压。所述缓存模块172的一端电连接于所述电平转换子模块171，所述缓存模块172的另一端电连接于所述帧计数子模块132，所述电平转换子模块171升压后的时序信号通过所述缓存模块172缓存设定时间后输入至所述帧计数子模块132。

[0099] 所述电平转换(Level Shfit，L/S)子模块171可以为但不仅限于为对时序信号进行升压，换而言之，所述电平转换子模块171可以为但不仅限于为将所述时序信号的低电平转换为显示面板20所需要的高电平。

[0100] 所述缓存模块172的一端电连接于所述电平转换子模块171，所述缓存模块172的另一端电连接于所述帧计数子模块132，即所述缓存模块172设置于所述电平转换子模块171与所述帧计数子模块132之间。所述电平转换子模块171升压后的时序信号通过所述缓存模块172缓存设定时间后输入至所述帧计数子模块132，从而使得所述电平转换子模块
171与所述帧计数子模块132之间实现数据的同步，且使得所述过电流保护电路10可以进行快速的运行，从而对显示面板20的过流进行及时的保护，保障了所述显示面板20的安全性及可靠性。

[0101] 请再次参阅图2。所述比较器模块11具有正极端及负极端，所述正极端用于接收所述时序信号的负载电流，所述负极端用于接收参考电流，当所述时序信号的负载电流大于所述参考电流时，所述比较器模块11输出第一电平，当所述时序信号的负载电流小于所述参考电流时，所述比较器模块11输出第二电平。

[0102] 其中，所述第一电平可以为但不仅限于为高电平，所述第二电平可以为但不仅限于为低电平。

[0103] 具体地，所述正极端“+”即为所述比较器模块11的正输入端，所述负极端“‑”即为所述比较器模块11的负输入端，所述比较器模块11通过正极端接收时序信号的负载电流，并通过负极端接收参考电流。所述参考电流可以为所述过电流保护电路10的触发设定电流，即所述参考电流的大小可以为但不仅限于为等于所述预设电流阈值的大小。

[0104] 所述比较器模块11可以为但不仅限于为对接收的时序信号的负载电流(OCP Sense)与接收的参考电流(OCP REF)的大小进行比较，即将所述时序信号的负载电流的大小与所述预设电流阈值进行比较，并根据比较结果输出高电平或低电平。具体地，当所述时序信号的负载电流大于所述预设电流阈值时，所述比较器模块11输出高电平，当所述时序信号的负载电流小于所述预设电流阈值时，所述比较器模块11输出低电平，从而实现对所述时序信号的负载电流的过流现象的精准识别，进而保护所述显示面板20的安全性能。

[0105] 请再次参阅图2。所述逻辑门模块12为与门电路。所述与门电路在所述第一输入端及所述第二输入端均接收高电平时，才会选择输出高电平，否则所述与门电路输出低电平。即当所述比较器模块11接收到的所述时序信号的负载电流大于所述预设电流阈值，且所述时序信号位于非空白时间段时，所述与门电路才会输出高电平，所述过电流保护电路10才会被触发，从而有效避免所述时序信号电平转换时产生的电流噪声触发所述过电流保护电路10，提升所述过电流保护电路10的精准性，减少所述过电流保护电路10的误触发。

[0106] 请再次参阅图1及图2。本申请还提供一种显示装置1，所述显示装置1包括显示面板20及所述过电流保护电路10，所述过流保护电路10电连接于所述显示面板20，并用于对所述显示面板20进行过流保护。

[0107] 所述显示装置1可以为但不仅限于为智能电话、便携式电话、导航设备、电视机(TV)、车载音响本体、膝上型电脑、平板电脑、便携式多媒体播放器(PMP)、个人数字助理(PDA)等具有显示功能的设备。

[0108] 所述显示面板20的类型可以为但不仅限于为液晶显示(Liquid Crystal Display，LCD)显示面板20、有机发光二极管D1(Organic Light‑Emitting Diode，OLED)显示面板20、量子点电致发光二极管D1(Quantum Dot Light‑Emitting Diodes，QLED)显示面板20、小型发光二极管D1(Mini Light‑Emitting Diode，Mini LED)显示面板20及微型发光二极管D1(Micro Light‑Emitting Diode，micro LED)显示面板20等。

[0109] 进一步地，所述显示面板20可以为但不仅限于为采用阵列基板行驱动(Gate Driver on Array，GOA)架构。

[0110] 进一步地，所述显示装置1可以为但不仅限于为还包括覆晶薄膜(Chip On Film，COF)30，以及电路板(Printed Circuit Board+Assembly，PCBA)40。所述覆晶薄膜30的一端电连接于所述显示面板20，所述覆晶薄膜30的另一端电连接于所述电路板40，所述覆晶薄膜30可以用于封装芯片，所述电路板40可以用于向所述显示面板20提供驱动信号。所述过电流保护电路10可以为但不仅限于为设置于所述电路板40上。

[0111] 进一步地，所述过电流保护电路10可以为但不仅限于为电连接于所述显示面板20的栅极驱动电路，并用于侦测时序信号的过电流情形来保护所述显示面板20。其中，所述过电流保护电路10对所述时序信号负载电流的大电流触发次数的阈值可以进行单独调节，提升所述过电流保护电路10的精准度，从而有效避免所述过电流保护电路10误触发、不触发、触发不及时的情况，从而达到有效保护显示面板20的作用，防止所述显示面板20被大电流烧毁薄膜晶体管或时序信号走线，且不会因误触发而关闭显示面板20，进而保障了所述显示面板20及所述显示装置1的安全工作运行，且提升用户对所述显示装置1的使用体验感。

[0112] 在本申请中提及“实施例”“实施方式”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现所述短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本申请所描述的实施例可以与其它实施例相结合。此外，还应该理解的是，本申请各实施例所描述的特征、结构或特性，在相互之间不存在矛盾的情况下，可以任意组合，形成又一未脱离本申请技术方案的精神和范围的实施例。

[0113] 最后应说明的是，以上实施方式仅用以说明本申请的技术方案而非限制，尽管参照以上较佳实施方式对本申请进行了详细说明，本领域的普通技术人员应当理解，可以对本申请的技术方案进行修改或等同替换都不应脱离本申请技术方案的精神和范围。