[0001] 本发明是关于一种电路结构，特别是关于一种包括微带线与带线的电路结构。

[0002] 对于信号数量庞大的电路来说，由于电路布线面积的限制，走线通常被压缩地相当密集。然而密集的走线也往往产生较大的干扰(例如串音)。因此如何控制走线之间的干扰至关重要。

[0010] 图1为本发明电路系统10的实施例的俯视示意图。电路系统10包括第一收发电路11、第二收发电路12及连接第一收发电路11与第二收发电路12的电路结构100。

[0011] 电路结构100包括电路板110、微带线(mircostrip)121～122与复合导电线131～136。微带线121～122与复合导电线131～136设置于电路板110上，用以连接第一收发电路
11与第二收发电路12。应理解的是，微带线121～122与复合导电线131～136的数量仅为示意，本发明不限于此。

[0012] 在一些实施例中，第二收发电路12为存储器电路，而第一收发电路11为用以控制存储器电路的控制电路。在另一些实施例中，第一收发电路11为存储器电路，而第二收发电路12为控制存储器电路的控制电路。换言之，第一收发电路11与第二收发电路12二者均具有双向发射与接收之功能。为了易于理解，本发明以第一收发电路11用以向第二收发电路12发射信号来做说明，而反向的操作予以省略。

[0013] 第一收发电路11包括引脚P1～P16。第二收发电路12包括引脚B1～B8。第一收发电路11与第二收发电路12分别通过引脚P1～P8与引脚B1～B8来传输信号。具体来说，微带线121～122分别将引脚P1～P2耦接至引脚B1～B2，及复合导电线131～136分别将引脚P3～P8耦接至引脚B3～B8。为了易于理解，连接引脚P9～P16的走线未绘示于图中。在其他实施例中，连接引脚P9～P16的走线连接至第二收发电路12或其他电路。

[0014] 因为电路板110可使用的面积有限，所以微带线121～122与复合导电线131～136尽量以最短距离设置。然而，微带线121～122与复合导电线131～136的走线必然长短不一。当较长的走线(特别是对于微带线而言)存在于电路板上时，于其上产生的串音(cross talk)也较大。基于上述问题，本发明提供特殊设置的电路结构100以降低串音的影响，其细节说明如下。

[0015] 如图1的俯视图所示，微带线121～122以直线设置，复合导电线131～136以非直线设置，其中微带线121～122具有微带线121～122与复合导电线131～136中最短的长度。具体来说，第一收发电路11的引脚P1～P16为球栅阵列(ball grid array)BGA。该球栅阵列BGA相对于第二收发电路12来说可分为前排FL与后排BL，其中前排FL包括引脚P1～P8，及后排BL包括引脚P9～P16。在前排FL的内侧，内侧引脚P1～P2与第二收发电路12的距离最近，因此从引脚P1～P2直接以直线的微带线121～122连接至第二收发电路12，其中微带线121～122设置于电路板110的表面(亦即示于图2的导电层111)。此外，在前排FL的外侧还有外侧引脚P3～P8，为了不相互重叠，引脚P3～P8仅能以非直线的复合导电线131～136连接至第二收发电路12。

[0016] 在其他些实施例中，微带线121～122也可以不以直线设置，只要微带线121～122仍具有微带线121～122与复合导电线131～136中最短的长度即可。

[0017] 在一些实施例中，对于相同长度的走线，带线(stripline)所产生的串音较微带线所产生的串音低。又因为复合导电线131～136的长度比微带线121～122的长度长，电路结构100利用带线来设置复合导电线131～136中每一者的至少一部分以减少微带线的设置，进而降低串音。

[0018] 请同时参考图1与图2。图2为本发明电路系统10的实施例的侧面示意图。由电路系统10的侧面图可以看到，电路板110为多层结构，包括层叠设置的导电层111～114。第一收发电路11与第二收发电路12设置于位于表面的导电层111之上。在一些实施例中，电路板110仅包括导电层111～112。在一些实施例中，电路板110包括更多导电层。在一些实施例中，导电层111与导电层112之间的距离等于导电层113与导电层114之间的距离。在一些实施例中，导电层111与导电层112之间的距离小于导电层112与导电层113之间的距离。为了易于理解，图2仅绘示复合导电线135，其余复合导电线与微带线予以省略。

[0019] 复合导电线135包括微带线201、微带线202、带线203、通路204与通路205。微带线201与微带线202设置于导电层111上。带线203设置于导电层112上。通路204与通路205设置于电路板110中，并贯穿导电层111至导电层114。

[0020] 微带线201用以将引脚P7耦接至通路204。带线203用以将引脚B7耦接至通路205。带线203耦接于通路204与通路205之间，并分别通过通路204和通路205耦接至微带线201和微带线202。在此配置下，复合导电线135依次通过微带线201、通路204、带线203、通路205与微带线202传输引脚P7与引脚B7之间的信号。

[0021] 导电层111具有接地焊盘111g，及导电层112具有接地焊盘112g。在俯视图上，带线203与接地焊盘111g的一部分重叠，及微带线201及微带线202与接地焊盘112g的一部分重叠。

[0022] 基于相似的设置，复合导电线131～134和136亦分别包括微带线201、微带线202、带线203、通路204与通路205，且微带线201及微带线202亦与接地焊盘112g的一部分重叠，及该带线203亦与接地焊盘111g的一部分重叠。

[0023] 电路结构100还包括贯穿导电层111～114的接地通路VG1～VG2。接地通路VG1～VG2用以将接地焊盘111g耦接至接地焊盘112g，使得接地焊盘111g与接地焊盘112g整体上形成对于复合导电线131～136的接地屏蔽(ground shielding)。在一些实施例中，导电层113包括接地焊盘113g，其中接地通路VG1～VG2还用以将接地焊盘111g与接地焊盘112g耦接至接地焊盘113g，使得接地焊盘111g、接地焊盘112g与接地焊盘113g整体上形成对于合导电线131～136的接地屏蔽。在更进一步的实施例中，导电层114包括接地焊盘114g，其中接地通路VG1～VG2还用以耦接接地焊盘111g、接地焊盘112g、接地焊盘113g与接地焊盘
114g，使得接地焊盘111g、接地焊盘112g、接地焊盘113g与接地焊盘114g整体上形成对于合导电线131～136的接地屏蔽。在一些实施例中，电路结构100还包括其他的接地通路，本发明不限于接地通路的数量。例如，其他的接地通路设置于复合导电线134、136的通路205之间。

[0024] 在一些实施例中，接地通路VG1～VG2用以降低相邻通路204和/或通路205之间的耦合干扰。例如图1所示，接地通路VG1设置于复合导电线135的通路204与复合导电线133的通路204之间，用以降低复合导电线135的通路204与复合导电线133的通路204之间的耦合干扰。

[0025] 在一些先前技术中，通路设置地很密集，使得通路间的耦合干扰较大，通常会在通路之间设置额外的接地通路来降低耦合干扰。然而，因为通路密集设置，除非使用更大的布线面积，不然难以在其中再设置接地通路。相较于先前技术，本发明选择将接地通路VG1～VG2设置在复合导电线131～136的通路204和/或通路205之间。因为复合导电线131～136耦接球栅阵列的外侧引脚P3～P6，相较于连接内侧引脚P1～P2的微带线121～122，复合导电线131～136具有较空旷的布线焊盘可使用，也较易于设置额外的接地通路VG1～VG2。在本发明的配置下，即使配置了接地通路VG1～VG2，复合导电线131～136亦不需占用额外的布线面积。

[0026] 参考图3。图3为本发明其他实施例中电路系统10的实施例的侧面示意图。图3的复合导电线135的微带线201、微带线202、通路204与通路205与图2的实施例相同，仅带线203设置于导电层113。导电层114包括接地焊盘114g，图3的带线203在俯视图上与接地焊盘112g及接地焊盘114g的一部分重叠。接地通路VG1～VG2用以耦接接地焊盘112g、接地焊盘
113g与接地焊盘114g，使得接地焊盘112g、接地焊盘113g与接地焊盘114g整体上形成对于复合导电线135的接地屏蔽。

[0027] 应理解，图3仅以复合导电线135为例，但本发明不限于此。复合导电线131～136中的任一者可以图3的实施例来设置。

[0028] 在一些实施例中，电路结构100包括复合导电线137～138。复合导电线137～138分别耦接第一收发电路11的球栅阵列的后排的外侧引脚P15～P16。在一些实施例中，复合导电线137～138以图2和/或图3的实施例来设置。

[0029] 上文的叙述简要地提出了本发明某些实施例的特征，而使得本发明所属技术领域具有通常知识者能够更全面地理解本发明内容的多种实施方式。本发明所属技术领域具有通常知识者当可明了，其可轻易地利用本发明内容作为基础，来设计或更改其他制程与结构，以实现与此处的实施方式相同的目的和/或达到相同的优点。本发明所属技术领域具有通常知识者应当明白，这些均等的实施方式仍属于本发明内容的精神与范围，且其可进行各种变更、替代与更改，而不会悖离本发明内容的精神与范围。

[0030] 附图标记说明：

[0031] 10：电路系统

[0032] 11：第一收发电路

[0033] 12:第二收发电路

[0034] 100：电路结构

[0035] 110：电路板

[0036] 121：微带线

[0037] 122：微带线

[0038] 131：复合导电线

[0039] 132：复合导电线

[0040] 133：复合导电线

[0041] 134：复合导电线

[0042] 135：复合导电线

[0043] 136：复合导电线

[0044] 201：微带线

[0045] 202：微带线

[0046] 203：带线

[0047] 204：通路

[0048] 205：通路

[0049] VG1：接地通路

[0050] VG2：接地通路

[0051] FL：前排

[0052] BL：后排

[0053] P1：引脚

[0054] P2：引脚

[0055] P3：引脚

[0056] P4：引脚

[0057] P5：引脚

[0058] P6：引脚

[0059] P7：引脚

[0060] P8：引脚

[0061] P9：引脚

[0062] P10：引脚

[0063] P11：引脚

[0064] P12：引脚

[0065] P13：引脚

[0066] P14：引脚

[0067] P15：引脚

[0068] P16：引脚

[0069] B1：引脚

[0070] B2：引脚

[0071] B3：引脚

[0072] B4：引脚

[0073] B5：引脚

[0074] B6：引脚

[0075] B7：引脚

[0076] B8：引脚

[0077] 111：导电层

[0078] 112：导电层

[0079] 113：导电层

[0080] 114：导电层

[0081] 111g：接地焊盘

[0082] 112g：接地焊盘

[0083] 113g：接地焊盘

[0084] 114g：接地焊盘