技术领域
[0001] 本发明涉及半导体制造领域，尤其是涉及一种芯片区域排版的方法。
相关背景技术
[0002] 随着集成电路制造技术的快速发展，集成电路中的电子器件尺寸越来越小，集成电路的集成度越来越高。相应的，随着集成电路的集成度越来越高，在一片晶圆(wafer)上能够形成的芯片数量越来越多。
[0003] 通常，现有技术中，在芯片设计之前，会根据晶圆尺寸及预设的几种芯片形状进行模拟推演，粗略的在与晶圆对应的晶圆区域中，对与各芯片形状对应的芯片区域进行几次排版，形成相应的芯片区域排版方案。通过每一种芯片区域排版方案，能获取一片晶圆上在相应的芯片形状下能够制造的芯片数量、以及多个该芯片形状在晶圆上的排版方式等。接着，选取一种芯片排版方案后，根据该芯片排版方案中的芯片形状进行后续的芯片设计。
[0004] 众所周知，晶圆属于一次性使用原材料，每一片晶圆价格昂贵，因此，需要在一片晶圆上尽可能制造更多的芯片，以充分利用原材料、提升半导体制造的产能和效益。
[0005] 然而，现有技术的芯片区域排版方案中在一片晶圆上能够制造的芯片数量较少，导致原材料浪费、半导体制造的产能和效益较差。
具体实施方式
[0023] 如背景技术所述，现有技术的芯片区域排版方案中在一片晶圆上能够制造的芯片数量较少，导致原材料浪费、半导体制造的产能和效益较差。
[0024] 为了解决所述技术问题，本发明实施例提供一种芯片区域排版的方法，通过根据预设芯片面积和工艺节点对初始预设长度和初始预设宽度进行若干次调试处理，以在预设晶圆区域中排布相互独立的多个矩形的芯片区域，并且，所述芯片区域具有预设芯片面积，所述芯片区域的数量大于预设芯片区域的数量，能够提高在一片晶圆上能够制造的芯片数量，减少原材料的浪费、提升半导体制造的产能和效益。
[0025] 为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0026] 图1是本发明一实施例的芯片区域排版的方法的流程示意图。
[0027] 请参考图1，所述芯片区域排版的方法包括：
[0028] 步骤S100，提供预设晶圆区域、工艺节点及预设芯片面积；
[0029] 步骤S110，根据预设芯片面积在预设晶圆区域中排布相互独立的多个矩形的初始芯片区域，所述初始芯片区域具有初始预设长度和初始预设宽度；
[0030] 步骤S120，根据预设芯片面积和工艺节点对初始预设长度和初始预设宽度进行若干次调试处理，以在预设晶圆区域中排布相互独立的多个矩形的芯片区域，并且，所述芯片区域具有预设芯片面积，所述芯片区域的数量大于预设芯片区域的数量。
[0031] 所述工艺节点是指，集成电路加工过程中半导体结构达到的最小线条宽度，即，半导体结构达到的特征尺寸。
[0032] 由于芯片区域具有预设芯片面积且基于工艺节点调整后获取，因此，所述芯片区域满足具有该预设芯片面积的芯片的设计需求。在此基础上，由于在排布初始芯片区域后，根据预设芯片面积和工艺节点对初始预设长度和初始预设宽度进行若干次调试处理，以在预设晶圆区域中排布相互独立的多个矩形的芯片区域，因此，通过所述调试处理，能够在初始芯片区域的排版基础上进行精细的调试，在预设晶圆区域中形成相比于初始芯片区域数量更多的芯片区域，从而，获得了更优化的芯片区域排版方法、更合理的芯片区域形状，进而，提高了在一片晶圆上能够制造的芯片数量、减少了原材料的浪费、提升了半导体制造的产能和效益。
[0033] 请参考图2，图2是图1中预设晶圆区域的示意图，提供预设晶圆区域100。
[0034] 在本实施例中，预设晶圆区域100根据芯片制造时，预定采用的晶圆的直径尺寸D提供。
[0035] 例如，在芯片制造过程中，当预定采用直径为200mm的晶圆时，通过模拟出的与该种直径的晶圆的形状所对应的区域提供预设晶圆区域。
[0036] 应当理解的是，预设晶圆区域不限于根据直径为200mm的晶圆提供，例如，当预定采用直径为300mm的晶圆时，预设晶圆区域100根据直径为300mm的晶圆提供等。
[0037] 在本实施例中，预设芯片面积S根据芯片的占用面积提供。
[0038] 具体的，在对芯片进行最终的详细设计之前，根据工艺节点、芯片的功能要求等，对该芯片所述需要的面积进行预估，以确定与该芯片对应的预设芯片面积S。
[0039] 在本实施例中，所述预设晶圆区域100包括凹槽区域101(notch)和晶圆标识区域102(Id Zone area)，所述晶圆标识区域102用于形成区分各晶圆的记号。
[0040] 在本实施例中，凹槽区域101位于晶圆标识区域102内。
[0041] 需要说明的是，虽然图2中单独示意出预设晶圆区域100、凹槽区域101和晶圆标识区域102。但是，在实际对芯片区域排版的过程中，可以通过提供晶圆尺寸(例如晶圆的直径尺寸D)单独获取并显示预设晶圆区域100、预设的凹槽区域101和晶圆标识区域102，还可以在执行步骤S110的过程中，获取相应的预设晶圆区域100、凹槽区域101和晶圆标识区域102，并使预设晶圆区域100、凹槽区域101和晶圆标识区域102与排布的多个初始芯片区域同步显示。
[0042] 请参考图3，图3为初始芯片区域的排版示意图，根据预设芯片面积S在预设晶圆区域100中排布相互独立的多个矩形的初始芯片区域110，所述初始芯片区域110具有初始预设长度HX和初始预设宽度WX。
[0043] 具体而言，每个初始芯片区域110的面积为预设芯片面积S。
[0044] 在本实施例中，根据预设芯片面积S在预设晶圆区域100中排布相互独立的多个矩形的初始芯片区域110的方法包括：根据预设芯片面积S获取初始预设长度HX和初始预设宽度WX，其中，初始预设长度HX和初始预设宽度WX的乘积等于预设芯片面积S；将多个具有初始预设长度HX和初始预设宽度WX的矩形区域在预设晶圆区域100中沿第一方向X和第二方向Y阵列排布，所述具有初始预设长度HX和初始预设宽度WX的矩形区域为初始芯片区域110，第一方向X和第二方向Y之间互垂直。
[0045] 在本实施例中，所述凹槽区域101与初始芯片区域之间相互独立，所述晶圆标识区域102与初始芯片区域之间相互独立。具体而言，所述初始芯片区域110在预设晶圆区域100中除了凹槽区域101、晶圆标识区域102以外的区域排布。
[0046] 在本实施例中，提供预设切割道宽度M。并且，在根据预设芯片面积S排布多个初始芯片区域110的同时，还根据所述预设切割道宽度M排布所述初始芯片区域110。具体的，相邻初始芯片区域110之间具有所述预设切割道宽度M，即，相邻初始芯片区域110之间具有切割道区域。
[0047] 在本实施例中，提供边缘区域宽度WE(Edge Exclusion)。并且，在根据预设芯片面积S排布多个初始芯片区域110的同时，还根据边缘区域宽度WE排布所述初始芯片区域110。具体的，所述初始芯片区域110的边缘与所述预设晶圆区域100的边缘之间的最小间距大于或等于边缘区域宽度WE。
[0048] 通过使相邻初始芯片区域110之间具有所述预设切割道宽度M，以及使初始芯片区域110的边缘与所述预设晶圆区域100的边缘之间的最小间距大于或等于边缘区域宽度WE，能够使初始芯片区域110的排版与后续调试处理中的调试芯片区域的排版具有同样的限制条件。
[0049] 需要说明的是，图3中仅示意性的示出在预设晶圆区域100排布的部分初始芯片区域110。同时，图3中虽然为了便于理解，示意性的显示出预设晶圆区域100、凹槽区域101、晶圆标识区域102和初始芯片区域110，但是，步骤S110中也可以不显示预设晶圆区域100、凹槽区域101、晶圆标识区域102和初始芯片区域110，而是通过提供的晶圆尺寸(例如晶圆的直径尺寸D)、初始预设长度HX和初始预设宽度WX等参数进行运算，并输出初始芯片区域110的数量等与初始芯片区域110的排版相关的参数。
[0050] 在本实施例中，步骤S120中的调试处理的次数为2次以上。通过2次以上的调试处理，能够至少获取2组与调试处理相应的参数，从而，有利于在预设晶圆区域100排布更多数量的芯片区域。
[0051] 在其他实施例中，步骤S120中的调试处理的次数为1次。
[0052] 请参考图4，图4为图1中的调试处理的流程示意图，每次所述调试处理的方法包括：
[0053] 步骤S121，根据预设芯片面积和工艺节点调节初始预设长度和初始预设宽度，获取调试预设长度和调试预设宽度，各次的调试预设长度不同，各次的调试预设宽度不同；
[0054] 步骤S122，根据调试预设长度和调试预设宽度在预设晶圆区域中排布相互独立的多个矩形的调试芯片区域，所述调试芯片区域具有预设芯片面积。
[0055] 请参考图5，图5为调试芯片区域的排版示意图，根据预设芯片面积S和工艺节点调节初始预设长度HX和初始预设宽度WX，获取调试预设长度HT和调试预设宽度WT，各次的调试预设长度HT不同，各次的调试预设宽度WT不同；根据调试预设长度HT和调试预设宽度WT在预设晶圆区域100中排布相互独立的多个矩形的调试芯片区域120，所述调试芯片区域120具有预设芯片面积S。
[0056] 具体的，调试芯片区域120具有调试预设长度HT和调试预设宽度WT，调试预设长度HT和调试预设宽度WT的乘积等于预设芯片面积S。
[0057] 需要说明的是，为了便于理解，图5中示意性的表示出2种调试芯片区域120的排版示意图，并且，每种调试芯片区域120的排版示意图中，均仅示意性的示出在预设晶圆区域100排布的部分调试芯片区域120。在图5中，每种调试芯片区域120的排版示意图与1次调试处理后的结果对应，并且，2种调试芯片区域120的排版示意图中，调试芯片区域120的形状和尺寸均不相同。具体的，在一种调试芯片区域120的排版示意图中，调试芯片区域120具有调试预设长度HT1和调试预设宽度WT1，在另一种调试芯片区域120的排版示意图中，调试芯片区域120具有调试预设长度HT2和调试预设宽度WT2，并且，调试预设长度HT1与调试预设长度HT2不同，调试预设宽度WT1与调试预设宽度WT2不同。
[0058] 需要说明的是，在实际调试处理的过程中，尽管各次的调试预设长度HT不同，各次的调试预设宽度WT不同，即，各次的调试芯片区域120的排版不同。但是，各次的调试处理后，在预设晶圆区域100中排布的调试芯片区域120的数量可能相同，也可能不相同。
[0059] 应当理解的是，调试处理的次数不限于2次，可以根据实际需求进行3次或者更多次。
[0060] 在本实施例中，进行若干次调试处理的方法包括：提供预设调试次数；进行预设调试次数的调试处理，并获取与每次调试处理对应的调试预设长度HT和调试预设宽度WT。
[0061] 在其他实施例中，还可以根据实际的调试结果，在若干次调试处理的过程中确定最终的调试次数。
[0062] 在本实施例中，进行若干次调试处理的方法还包括：提供预设变化百分比、预设变化函数或预设变化量。并且，每次调试处理的方法还包括：根据预设变化百分比、预设变化函数或预设变化量，变更第n‑1次获取的调试预设长度HTn‑1和调试预设宽度WTn‑1，形成第n次获取的调试预设长度HTn和调试预设宽度WTn，其中，n为大于或等于2的自然数。
[0063] 具体的，根据预设变化百分比、预设变化函数或预设变化量，变更初始初始预设长度HX和初始预设宽度WX，形成第1次的调试预设长度HT1和调试预设宽度WT1。
[0064] 例如，将初始预设长度HX和初始预设宽度WX分别乘以预设变化百分比，以形成第1次的调试预设长度HT1和调试预设宽度WT1，以进行第1次调试处理。在此基础上，自第2次调试处理起，依次将第n‑1次获取的调试预设长度HTn‑1和调试预设宽度WTn‑1分别乘以预设变化百分比，形成第n次获取的调试预设长度HTn和调试预设宽度WTn。
[0065] 在本实施例中，根据预设芯片面积S和工艺节点对初始预设长度HX和初始预设宽度WX进行若干次调试处理，以在预设晶圆区域100中排布相互独立的多个矩形的芯片区域的方法包括：根据若干次调试处理中排布了调试芯片区域120数量最多的一次，在预设晶圆区域100中排布相互独立的多个矩形的芯片区域，所述芯片区域具有该次调试处理对应的调试预设长度HT和调试预设宽度WT。从而，能够更好的优化芯片区域的排版，进一步提高在一片晶圆上能够制造的芯片数量、减少了原材料的浪费、提升了半导体制造的产能和效益。
[0066] 具体而言，通过每次调试处理，能够获取与该次调试处理对应的调试结果：调试芯片区域120的数量、与调试芯片区域120的排版相关的调试预设长度HT和调试预设宽度WT等参数。在获取若干次调试处理对应的调试结果后，选取调试芯片区域120数量最多的一次调试处理，将该次调试处理所对应的调试芯片区域120的排版方法，作为在预设晶圆区域100中排布芯片区域的方法。即，将该次调试处理所对应的调试芯片区域120的排版方法，作为芯片区域的排版方法，相应的，将该次调试处理中的调试芯片区域120作为芯片区域。
[0067] 在本实施例中，根据预设芯片面积S和工艺节点对初始预设长度HX和初始预设宽度WX进行若干次调试处理，以在预设晶圆区域100中排布相互独立的多个矩形的芯片区域的方法还包括：当若干次调试处理中，多次排布了最多且相同的调试芯片区域120数量时，根据首次排布了最多调试芯片区域120数量的一次，在预设晶圆区域100中排布相互独立的多个矩形的芯片区域，所述芯片区域具有该次调试处理对应的调试预设长度HTn和调试预设宽度WTn。
[0068] 在其他实施例中，当若干次调试处理中，多次排布了最多且相同的调试芯片区域数量时，根据其中的任一次，预设晶圆区域中排布相互独立的多个矩形的芯片区域，所述芯片区域具有该次调试处理对应的调试预设长度HTn和调试预设宽度WTn。
[0069] 需要说明的是，根据实际的制造需求，可以在整个预设晶圆区域100中排布相同形状的芯片区域，以在一片晶圆上制造同样的芯片。也可以在预设晶圆区域100中至少两个不重合的区域中，分别进行所述调试处理并排布不同形状的芯片区域，以在一片晶圆上制造至少2种不同的芯片。
[0070] 在本实施例中，所述凹槽区域101与调试芯片区域120之间相互独立，所述晶圆标识区域102与调试芯片区域120之间相互独立。具体而言，所述调试芯片区域120在预设晶圆区域100中除了凹槽区域101、晶圆标识区域102以外的区域排布。相应的，芯片区域在预设晶圆区域100中除了凹槽区域101、晶圆标识区域102以外的区域排布。
[0071] 在本实施例中，所述芯片区域排版的方法还包括：根据切割道宽度M进行若干次所述调试处理。每次调试处理中，相邻的调试芯片区域120之间具有所述预设切割道宽度M，即，相邻调试芯片区域120之间也具有切割道区域。相应的，相邻的芯片区域之间具有所述预设切割道宽度M，即，相邻芯片区域之间也具有切割道区域。
[0072] 通过使相邻的芯片区域之间具有所述预设切割道宽度M，即，使相邻芯片区域之间具有切割道区域，为制造芯片预留了切割道(Scribe Lane)的空间，以切割晶圆形成多个芯片。
[0073] 需要理解的是，各次调试处理时，相邻调试芯片区域120之间的切割道区域的形状随着调试芯片区域120尺寸的变化而变化。
[0074] 在本实施例中，所述芯片区域排版的方法还包括：根据边缘区域宽度WE进行若干次所述调试处理。每次调试处理中，调试芯片区域120的边缘与所述预设晶圆区域100的边缘之间的最小间距大于或等于边缘区域宽度WE。相应的，所述芯片区域的边缘与所述预设晶圆区域100的边缘之间的最小间距大于或等于边缘区域宽度WE。
[0075] 由于在晶圆的边缘区域发生变形等缺陷的风险较大，通过使芯片区域的边缘与预设晶圆区域100的边缘之间的最小间距大于或等于边缘区域宽度WE，减小了边缘区域发生的变形等缺陷对芯片的影响，提高了芯片的性能和可靠性。
[0076] 虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
