[0001] 本发明涉及一种n型单晶硅的制造方法、n型单晶硅锭、硅晶片及外延硅晶片。

[0002] 近年来，移动电话等移动设备在广泛普及。关于这种移动设备，强烈要求能够长时间携带使用，进行了内置于移动设备的电池的大容量化或降低移动设备本身的电力消耗的研究。为了降低移动设备本身的电力消耗，需要降低搭载于移动设备内部的半导体器件
的电力消耗。

[0003] 例如，作为移动设备的电力用器件而使用的低耐压功率MOSFET(Metal Oxide Semi Conductor Field Effect Transistor：金属氧化物半导体场效应晶体管)当成为通电状态时在其内部具有某一恒定的电阻，因此其本身对应于流到低耐压功率MOSFET的电流而电力消耗。因此，若能够降低低耐压功率MOSFET成为通电状态时的内部电阻，则能够降低移
动设备的电力消耗。基于这种背景，为了降低低耐压功率MOSFET成为通电状态时的电阻，强烈要求低电阻率的n型单晶硅。

[0004] 在以往的单晶硅的制造方法中，将电阻率控制为目标值而进行提拉，以使单晶硅的电阻率在整体上成为恒定。但是，已知，当利用提拉法等提拉制造这种低电阻率的单晶硅时，在提拉中途容易发生位错。
专利文献1中公开一种如下技术：关注在单晶硅的提拉结束时的尾部部分中，掺杂剂的浓度变高，发生由组成的过度冷却造成的异常生长这一点，而逐渐提高尾部部分的电阻率，而防止尾部部分中的位错的发生。
现有技术文献
专利文献

[0005] 专利文献1：日本特开2010‑184839号公报

[0015] [1]单晶硅的提拉装置1的结构图1中示出表示能够应用本发明的实施方式所涉及的n型单晶硅的制造方法的单
晶硅的提拉装置1的结构的一例的示意图。提拉装置1具备构成外廓的腔室2及配置于腔室2的中心部的坩埚3。
坩埚3是由内侧的石英坩埚3A和外侧的石墨坩埚3B构成的双层结构，固定于能够
旋转及升降的支承轴4的上端部。

[0016] 坩埚3内侧的石英坩埚3A的内径相对于提拉单晶硅10时的直体直径，为1.7倍以上且2.3倍以下。具体而言，当单晶硅10的直体直径为201mm以上且230mm以下时，优选将石英坩埚
3A的内径设为单晶硅10的直体直径的2.1倍以上且2.3倍以下。另一方面，当单晶硅10的直体直径为301mm以上且330mm以下时，优选将石英坩埚3A的内径设为单晶硅10的直体直径的
1.7倍以上且2.0倍以下。

[0017] 在坩埚3的外侧设置有包围坩埚3的电阻加热式加热器5，在其外侧沿着腔室2的内表面设置有隔热材料6。在坩埚3的上方设置有与支承轴4在同轴上向相反方向或相同方向以规定的速度
旋转的线材等提拉轴7。在该提拉轴7的下端安装有籽晶8。

[0018] 在腔室2内配置有筒状的热屏蔽板12。热屏蔽板12发挥如下作用：对于培育中的单晶硅10，阻隔来自坩埚3内的硅熔液9
或加热器5或坩埚3的侧壁的高温的辐射热，并且对于作为晶体生长界面的固液界面的附近，抑制向外部的热扩散，并控制单晶中心部及单晶外周部的提拉轴方向的温度梯度。

[0019] 在腔室2的上部设置有将Ar气体等不活泼气体导入到腔室2内的气体导入口13。在腔室2的下部设置有通过未图示的真空泵的驱动而抽吸腔室2内的气体并将其排出的排气口14。从气体导入口13被导入到腔室2内的不活泼气体在培育中的单晶硅10与热屏蔽板
12之间下降，经过热屏蔽板12的下端和硅熔液9的液面的间隙(液面Gap)后，流向热屏蔽板
12的外侧，进而流向坩埚3的外侧，之后，在坩埚3的外侧下降，并从排气口14排出。

[0020] 当进行使用了这种培育装置的单晶硅10的培育时，在将腔室2内部保持在减压下的不活泼气体环境的状态下，通过加热器5的加热而使填充到坩埚3中的多晶硅等固体原料熔融，形成硅熔液9。若在坩埚3内形成硅熔液9，则使提拉轴7下降而使籽晶8浸渍于硅熔液9中，使坩埚3及提拉轴7向规定方向旋转，同时缓慢地提拉提拉轴7，由此培育与籽晶8连接的单晶硅10。

[0021] [2]单晶硅10的制造方法当使用所述提拉装置1制造本实施方式的单晶硅10时，在硅熔液9中，在提拉开始
时添加、或者在提拉过程中适当添加红磷或砷作为主要掺杂剂，由此能够进行制造。在将红磷或砷作为主要掺杂剂时，n型掺杂剂中的50质量％以上为红磷或砷，但也可以进而添加其他掺杂剂。
当将红磷作为掺杂剂时，将单晶硅10的直体部开始位置中的电阻率控制为0.80m
Ωcm以上且1.05mΩcm以下，之后，随着提拉单晶硅10并使其生长，逐渐降低单晶硅10的电阻率，最终得到0.5mΩcm以上且0.7mΩcm以下的，尤其在直体长度最后部分为小于0.6mΩcm的单晶硅10。

[0022] 同样地，当将砷作为掺杂剂时，将单晶硅10的直体部开始位置中的电阻率控制为1.90mΩcm以上且2.30mΩcm以下，之后随着提拉单晶硅10并使其生长，逐渐降低单晶硅10的电阻率，最终得到1.2mΩcm以上且1.4mΩcm以下的单晶硅。
本实施方式的单晶硅10的锭能够以一般的提拉条件进行提拉。此时，作为增加坩
埚3内的硅熔液9中的红磷或砷之类的掺杂剂浓度的方案，可举出在提拉过程中添加掺杂剂、或者利用伴随着提拉的偏析现象造成的掺杂剂浓度的上升、或者改变导入到腔室2内的不活泼气体的导入量来抑制掺杂剂的蒸发或者改变腔室2内的压力。

[0023] 具体而言，在单晶硅10的直体部提拉的前半过程中，若要抑制掺杂剂的蒸发而使坩埚3内的硅熔液9中的掺杂剂浓度提高时，将Ar流量设为50L/min～150L/min，将炉内压力设为40kPa～80kPa。另一方面，在单晶硅10的直体部提拉的后半过程中，若要促进掺杂剂的蒸发，并与伴随着单晶硅10的培育的进行的偏析造成的掺杂剂浓度的浓化相抵消而保持坩埚3内的硅熔液9中的掺杂剂浓度时，将Ar流量设为50L/min～200L/min，将炉内压力设为20kPa～
80kPa。

[0024] 关于使用这种提拉装置1提拉的单晶硅10的一部分，当将红磷作为掺杂剂时，得到在靠近单晶硅10的尾部的部分电阻率为0.5mΩcm以上且小于0.6mΩcm的单晶硅10的锭。用线锯等将该部分切成硅晶片，对于所切出的硅晶片实施研磨工序、抛光工序，由此能够得到电阻率0.5mΩcm以上且小于0.6mΩcm的硅晶片。
进而，在硅晶片加工后进行退火热处理，之后在硅晶片的表面形成外延生长膜，制造外延硅晶片，并出货给顾客。

[0025] 另一方面，当将砷作为掺杂剂时，得到在靠近单晶硅10尾部的部分电阻率为1.2mΩcm以上且1.4mΩcm以下的单晶硅10。用线锯等将该部分切成硅晶片，对于所切出的硅晶片实施研磨工序、抛光工序后，出货给顾客。顾客根据需要形成外延生长膜，进行半导体的制造。
实施例

[0026] 在实施例中，当提拉晶体直径201mm～231mm的单晶硅10时，将坩埚3的内径与晶体直径之比率(＝坩埚3的内径/晶体直径)设为1.8～2.3，将装填量设为80kg～180kg，将提拉速度设为0.3mm/min～1.0mm/min，将晶体转数设为9rpm～17rpm。并且，在单晶硅10的直体部前半部分，将氩气体流量设为50L/min～150L/min，将炉内压力设为40kPa～80kPa。在单晶硅10的直体部后半部分，将Ar流量设为50L/min～
200L/min、将炉内压力设为20kPa～80kPa。

[0027] [1]当将红磷作为掺杂剂时根据单晶硅10的直体长度的位置，一边通过红磷掺杂剂的添加、Ar流量、炉内压
力、从液面起算的热屏蔽板12的高度位置的变更、或者单晶硅10的提拉速度的变更及这些的组合而进行电阻率控制，一边进行了掺杂了红磷的单晶硅10的提拉。将结果示于表1及图
2。另外，在以下的说明中，直体长度0％位置是指单晶硅10的直体部开始位置，直体长度
100％位置是指单晶硅10的尾部开始位置。

[0028] [表1]

[0029] 并且，针对在各个情况下有无发生位错进行了研究。将结果示于表2及图3。另外，对于单晶硅在201mm以上且230mm以下的范围内进行直径的控制，得到了200mm用晶片的单晶。并且，在表2中，直体合格长度是指电阻率合格且无位错的直体区域的长度除以直体全长而得的值，占有率是指位错化try数/总try数或全长无位错try数/总try数。

[0030] [表2]

[0031] 从表2及图3可知，关于比较例1的单晶硅，从直体部开始位置起算80mm为止的位错发生率为5％而高概率，能够防止位错的发生，从表1及图2可知，即使在直体长度100％位置，电阻率也停留在0.7mΩcm，无法制造出电阻率为0.7mΩcm以下的低电阻率的单晶硅。从表1及图2可知，关于比较例2的单晶硅，从直体部开始位置起算80mm到直体长度
20％的位置为止，都发生位错，无法制造出单晶硅。

[0032] 相对于此，确认到，关于实施例1的单晶硅，在从直体部开始位置起算60％的位置能够将电阻率设为0.7mΩcm以下，而且能够将从直体部开始位置起算80mm的位置中的位错发生率抑制在22％，能够制造出0.7mΩcm以下的低电阻率的单晶硅。尤其确认到，在直体长度90％以上，能够制造出至今未能制造出的小于0.6mΩcm的极其低的电阻率的单晶。

[0033] 同样地，确认到，关于实施例2的单晶硅，在从直体部开始位置起算30％的位置能够将电阻率设为0.7mΩcm以下，而且能够将直体部开始位置起算80mm的位置中的位错发生率抑制在44％，制造出0.7mΩcm以下的低电阻率的单晶硅。尤其确认到，在直体部长度65％以上，能够制造出至今未能制造出的小于0.6mΩcm的极其低的电阻率的单晶。

[0034] [2]当将砷作为掺杂剂时根据单晶硅的直体长度的位置，通过添加砷掺杂剂来进行电阻率控制，同时进行
了掺杂了砷的单晶硅的提拉。将结果示于表3及图4。

[0035] [表3]

[0036] 并且，针对各个情况下有无发生位错进行了研究。将结果示于表4及图5。

[0037] [表4]

[0038] 从表4及图5可知，关于比较例3的单晶硅，从直体部开始位置起算80mm为止的位错发生率低到6％，能够防止位错的发生，但从表3及图4可知，即使在直体长度100％位置，电阻率也停留在1.5mΩcm，无法制造出电阻率为1.4mΩcm以下的低电阻率的单晶硅。从表3及图4可知，关于比较例4的单晶硅，从直体部开始位置起算80mm到直体长度
20％的位置为止，都发生位错，无法制造出单晶硅。

[0039] 相对于此，确认到，关于实施例3的单晶硅，在从直体部开始位置起算85％的位置能够将电阻率设为1.4mΩcm以下，而且能够将从直体部开始位置起算80mm的位置中的位错发生率抑制在9％，能够制造出1.4mΩcm以下的低电阻率单晶硅。同样地，确认到，关于实施例4的单晶硅，在从直体部开始位置起算55％的位置能够将电阻率设为1.4mΩcm以下，而且能够将从直体部开始位置起算80mm位置中的位错发生率抑制在38％，能够制造出1.4mΩcm以下的低电阻率单晶硅。

[0040] 如上述，当利用提拉法从包含红磷作为掺杂剂的硅熔液9提拉单晶硅10时，将单晶硅10的直体部开始位置中的电阻率控制为0.80mΩcm以上且1.05mΩcm以下，之后，随着提拉单晶硅10并使其生长，逐渐降低所述单晶硅10的电阻率，由此能够将单晶硅10的一部分的电阻率设为0.5mΩcm以上且0.7mΩcm以下，尤其能够设为至今未能得到的小于0.6mΩcm的极其低的电阻率，并且能够抑制单晶硅10的位错的发生。

[0041] 同样地，当利用提拉法从包含砷作为掺杂剂的硅熔液9提拉单晶硅10时，将单晶硅的直体部开始位置中的电阻率控制为1.90mΩcm以上且2.30mΩcm以下，之后，随着提拉单晶硅10并使其生长，逐渐降低所述单晶硅的电阻率，由此，能够将单晶硅10的一部分设为1.2mΩcm以上且1.4mΩcm以下，并且能够抑制单晶硅10的位错的发生。
附图标记说明

[0042] 1‑提拉装置，2‑腔室，3‑坩埚，3A‑石英坩埚，3B‑石墨坩埚，4‑支承轴，5‑加热器，6‑隔热材料，7‑提拉轴，8‑籽晶，9‑硅熔液，10‑单晶硅，12‑热屏蔽板，13‑气体导入口，14‑排气口。