[0001] 本发明内容是有关于一种测试系统，特别是指一种动态随机存取存储器的测试系统。

[0002] 一般来说，动态随机存取存储器(dynamic random access memory，DRAM)在实际应用时所接收的信号多少会受到杂讯影响，而用于测试动态随机存取存储器的测试信号则会比较完美。如此一来，在测试时，便难以筛选出会因为杂讯干扰而运作失效的产品。在实际应用上失效的产品，可能因而被退货或给人品质不佳的观感。因此，有必要解决上述问题。

[0022] 下文是举实施例配合附图作详细说明，但所描述的具体实施例仅用以解释本发明，并不用来限定本发明，而结构操作的描述非用以限制其执行的顺序，任何由元件重新组合的结构，所产生具有均等功效的装置，皆为本发明内容所涵盖的范围。

[0023] 在全篇说明书与权利要求所使用的用词(terms)，除有特别注明外，通常具有每个用词使用在此领域中、在此揭示的内容中与特殊内容中的平常意义。

[0024] 关于本文中所使用的“第一”、“第二”…等，并非特别指称次序或顺位的意思，亦非用以限定本发明，其仅仅是为了区别以相同技术用语描述的元件或操作而已。

[0025] 本发明说明书和附图中使用的元件编号和信号编号中的英文索引，只是为了方便指称个别的元件和信号，并非有意将前述元件和信号的数量局限在特定数目。

[0026] 另外，关于本文中所使用的“耦接”或“连接”，均可指二或多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，亦可指二或多个元件相互操作或动作。

[0027] 请参阅图1，本发明内容的其中一实施例是关于测试系统100。测试系统100包括测试装置110、连接模块120、杂讯产生模块130以及承载模块140。其中，测试系统100是用以测试待测装置10。进行测试时，待测装置10被放置于承载模块140上。测试装置110通过连接模块120与承载模块140耦接于待测装置10，以输出测试信号至待测装置10。杂讯产生模块130耦接于待测装置10与测试装置110之间的耦接路径上，并用以选择性地干扰测试信号，以模拟出待测装置10于实际应用时可能接收到的信号。

[0028] 结构上，杂讯产生模块130设置于连接模块120上，而承载模块140连接于连接模块120。具体而言，连接模块120包括第一电路板单元121以及连接单元122。杂讯产生模块130与连接单元122分别设置于第一电路板单元121上相对的两面。连接单元122是用以接收来自测试装置110的测试信号。在本实施例中，测试装置110为自动测试设备(automatic test equipment，ATE)。承载模块140包括第二电路板单元141以及插槽单元142。第二电路板单元
141连接于第一电路板单元121，使杂讯产生模块130位于承载模块140与连接模块120之间。
插槽单元142设置于第二电路板单元141上，并用以容纳待测装置10。待测装置10通过插入插槽单元142中来放置于承载模块140上。

[0029] 在其他部分实施例中，待测装置10、插槽单元142与杂讯产生模块130的数量并不仅限于一个。举例而言，第二电路板单元141上可设置有六十四个插槽单元142，测试装置110可同时对安装于这些插槽单元142上的六十四个待测装置10输出测试信号(即，可以有六十四组测试信号传递至这些待测装置10)。第一电路板单元121上可设置有六十四个杂讯产生模块130，以选择性地对传递至这些待测装置10的测试信号进行干扰，换言之，这些杂讯产生模块130可选择要对部分(例如六十四组中的二十六组)或全部(例如六十四组)的测试信号进行干扰。

[0030] 请同时参阅图1、图2，图2描述图1中测试系统100的等效电路。在承载模块140上的待测装置10接收供电电压VDD与接地电压GND。测试装置110通过连接于连接单元122来耦接于待测装置10，以形成如图2所示的三条耦接路径。这些耦接路径是分别用以传递来自测试装置110的测试信号至待测装置10。杂讯产生模块130耦接于待测装置10与测试装置110之间的其中一条耦接路径。

[0031] 具体而言，杂讯产生模块130包括开关元件SW、以及至少一个被动元件，其中该至少一个被动元件包括电容C以及电阻R。开关元件SW的两端分别耦接于该耦接路径与电容C，而电容C的两端分别耦接于开关元件SW与电阻R。换言之，开关元件SW、电容C与电阻R为串联连接。

[0032] 开关元件SW是用以选择性地导通或断开杂讯产生模块130与其所连接的耦接路径。通过开关元件SW的导通或断开，杂讯产生模块130可选择性地干扰测试信号。在本实施例中，开关元件SW为指拨开关或可程式控制的开关(例如继电器)，其中，若开关元件SW为指拨开关，可减少杂讯产生模块130于第一电路板单元121上的占有面积，以节省空间。

[0033] 电容C是用以在测试系统100处于直流测试状态下时隔离电阻R，使得杂讯产生模块130仅能在测试系统100处于高频测试状态下时对测试信号进行干扰。在本实施例中，电容C的电容值范围从0.0001至0.1微法拉(μF)。

[0034] 注意的是，电阻R会根据待测装置10的种类接收相对应的电压值。在本实施例中，待测装置10为第四代双倍数据率同步动态随机存取存储器(double-data-rate fourth generation synchronous DRAM，DDR4 SDRAM)，为满足测试DDR4 SDRAM的条件，电阻R接收供电电压VDD。举例而言，供电电压VDD大致上可为1.2伏特(V)。

[0035] 操作时，通过图2所示的这些耦接路径，测试装置110得以输出控制信号COM、位置信号ADD以及数据信号DQ至待测装置10。此时，耦接于用以传递数据信号DQ的该耦接路径的杂讯产生模块130，会根据开关元件SW的状态来选择性地干扰数据信号DQ。当开关元件SW为断开时，数据信号DQ会直接传递至待测装置10，以测试待测装置10。

[0036] 当开关元件SW为导通时，数据信号DQ受杂讯产生模块130反射，使得数据信号DQ有如受到杂讯干扰般的衰减或提升后，再被传递至待测装置10，以测试待测装置10。举例而言，假设在真实的传输条件下，数据信号DQ会遭遇到20％的杂讯影响，此时，测试装置110传送至待测装置10的数据信号DQ的理想电压值可以设定为5V，而杂讯产生模块130可以设定为反射数据信号DQ的20％。如此一来，杂讯产生模块130可以反射20％的数据信号DQ并反馈至传递数据信号DQ的该耦接路径，使得输入至待测装置10的数据信号DQ的电压值由5V降低至4V。或者又例如，杂讯产生模块130可以反射20％的数据信号DQ并反馈至传递数据信号DQ的该耦接路径，使得输入至待测装置10的数据信号DQ的电压值由5V提升至6V。

[0037] 此外，假设在真实的传输条件下，数据信号DQ会遭遇到30％或40％的杂讯影响。这时，只要改变电阻R的电阻值，杂讯产生模块130可以设定为反射数据信号DQ的30％或40％，以调整其对于数据信号DQ的衰减或提升程度。简言之，通过改变电阻R的电阻值，可以决定杂讯产生模块130对于测试信号的干扰程度。在本实施例中，电阻R的电阻值范围可从3至120欧姆(Ω)。

[0038] 在本发明内容的其中部分实施例中，待测装置10为第三代低功率双倍数据率同步动态随机存取存储器(low-power double-data-rate third generation synchronous DRAM，LPDDR3 SDRAM)。为满足测试LPDDR3 SDRAM的条件，电阻R设定为接收一半的供电电压VDD/2。其余的设置与操作类似于图1、图2的相关说明，在此不再赘述。

[0039] 在本发明内容的其中部分实施例中，待测装置10为第四代低功率双倍数据率同步动态随机存取存储器(low-power double-data-rate fourth generation synchronous DRAM，LPDDR4 SDRAM)。请参阅图3，为满足测试LPDDR4SDRAM的条件，电阻R设定为接收接地电压GND。其余的设置与操作类似于图1、图2的相关说明，在此不再赘述。

[0040] 可以理解的是，虽然在图2的实施例中，测试装置110与待测装置10之间仅形成三条耦接路径，但那仅为方便说明的示例，并非用以限制本发明。

[0041] 在其他部分实施例中，测试装置110与待测装置10之间形成的耦接路径并不仅限于三条。请参阅图4，测试装置110与待测装置10之间形成六条耦接路径，以传递来自测试装置110的控制信号COM、位置信号ADD以及数据信号DQ1～DQ4至待测装置10。若在实际应用时，比起控制信号COM与位置信号ADD，数据信号DQ1～DQ4还常有受到杂讯干扰的状况发生，此时，测试系统100可相对应地包括四个杂讯产生模块130，分别耦接于传递数据信号DQ1～DQ4的耦接路径上，以分别对数据信号DQ1～DQ4进行干扰。如此一来，便可模拟待测装置10于实际应用时可能面临的状况。

[0042] 又在其他部分实施例中，杂讯产生模块130并不仅限于耦接于传递数据信号DQ的耦接路径，其也可以套用于传递位置信号ADD或控制信号COM的耦接路径。请参阅图5，测试装置110与待测装置10之间形成复数条耦接路径，以传递来自测试装置110的控制信号COM1～COMX、位置信号ADD1～ADDY以及数据信号DQ1～DQZ至待测装置10。此外，每条耦接路径都耦接有一个杂讯产生模块130，以在测试时选择性地对控制信号COM1～COMX、位置信号ADD1～ADDY与数据信号DQ1～DQZ进行干扰。

[0043] 可以理解的是，根据测试人员想模拟的真实状况，图5中的电阻R1～RN的电阻值并不仅限于要完全相同，换言之，电阻R1～RN可分别具有不同的电阻值。举例而言，在商用装置(图中未示)中，位置信号ADD1的信号来源来自距离较远的一位置控制电路(图中未示)，控制信号COM1的信号来源则来自距离较近的一控制电路(图中未示)，因此，位置信号ADD1受杂讯的影响可能较大，而控制信号COM1受杂讯的影响可能较低。为了模拟出待测装置10于该商用装置中可能遭遇的状况，测试人员可将用以干扰位置信号ADD1的杂讯产生模块130中的电阻R1的电阻值加大，同时将用以干扰控制信号COM1的杂讯产生模块130中的电阻R3的电阻值减小。如此一来，便可于测试时得知待测装置10在该商用装置内运作是否正常。

[0044] 还可以理解的是，根据测试人员想模拟的真实状况，图5中的开关元件SW1～SWN可以仅有部分被导通。举例而言，在另一商用装置(图中未示)中，控制信号COM1～COMX几乎没有机会受到杂讯影响，而位置信号ADD1～ADDY与数据信号DQ1～DQZ比起控制信号COM1～COMX更容易受到杂讯的影响。此时，测试人员可以将用以干扰位置信号ADD1～ADDY与数据信号DQ1～DQZ的杂讯产生模块130中的开关元件SW1～SW2、SW5～SWN导通，同时将用以干扰控制信号COM1～COMX的杂讯产生模块130中的开关元件SW3～SW4断开，使得测试系统100在测试时仅会干扰位置信号ADD1～ADDY与数据信号DQ1～DQZ。如此一来，便可于测试时得知待测装置10在该商用装置内运作是否正常。

[0045] 综上，通过杂讯产生模块130的设计，测试装置110所输出的测试信号被干扰，使得测试人员能以有如被杂讯干扰般的测试信号对待测装置10进行测试。如此一来，便可在测试时率先筛选出会因为杂讯干扰而运作失效的待测装置10，避免待测装置10在实际应用时因为杂讯干扰失效而被退货或给人品质不佳的观感。

[0046] 此外，测试人员可通过操控各个杂讯产生模块130的开关元件SW来选择要干扰部分或者全部的杂讯产生模块130，以模拟出待测装置10在不同产品(或商用装置)中的所面临的情况。又或者，测试人员可通过对各个杂讯产生模块130中的电阻R的电阻值进行个别调整，来对各个测试信号的干扰程度进行个别调整，以模拟出待测装置10在不同产品(或商用装置)中的所面临的情况。简言之，本发明的测试系统100可根据待测装置10于不同产品中的应用状况进行客制化的测试。

[0047] 虽然本发明内容已以实施方式公开如上，然其并非用以限定本发明内容，所属技术领域的技术人员在不脱离本发明内容的精神和范围内，当可作各种更动与润饰，因此本发明内容的保护范围当视权利要求所界定的为准。