[0001] 本发明涉及电路技术领域，尤其涉及一种调制电路。

[0002] 智能电网，也被称为电网的智能化，指的是利用传感器等数据采集技术，通过高速双向通信，实现快速、安全、绿色经济、智能的电力控制系统。随着物联网和智能电网的普及，越来越多的电力大数据量需要进行分析和处理。在这些大数据中，模拟数据占了很大的成分。为了方便终端进行处理，模拟数据通常需要通过模数转换器转换成数字数据。所以，模数转换器成为了智能电网中不可或缺的一部分。

[0003] 模数转换器经过长时间的发展和技术革新，形成了各有优缺点，各有不同的应用场景的现状。常用的模数转换器种类有Flash模数转换器、SAR模数转换器、积分型模数转换器，Sigma‑Delta模数转换器等。应用于智能电网中的模数转换器需要检测的是电力系统中的波动，但电力系统中的波动常常与基准量相差不大。因此，必须要高分辨率的Sigma‑
Delta模数转换器才能准确的分辨出电路信号中的细微波动。但是，现有技术中的Sigma‑
Delta模数转换器达不到分辨率要求。

[0025] 为了使本申请的目的、技术方案及优点更加清楚明白，以下通过实施例，并结合附图，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。

[0026] 本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接(联接)。在本申请的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解
为对本申请的限制。

[0027] 在本申请中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。

[0028] 请参见图1，本申请实施例提供一种调制电路10包括数据选择器100、多级调制电路200、时钟生成电路300和电源电路400。所述数据选择器100包括数据选择器输出端和多
个数据选择器输入端，所述多个数据选择器输入端用于与外部传感信号连接。所述多级调
制电路200的输入端与所述数据选择器输出端电连接。所述时钟生成电路300输出端与所述
多级调制电路200的时钟信号输入端电连接。所述时钟生成电路300用于向所述多级调制电
路200输出互不交叠时钟信号，以使所述多级调制电路200的输出端输出调制信号。所述电
源电路400与所述多级调制电路200的电源输入端电连接。

[0029] 所述调制电路10通过所述数据选择器100方便接入多路信号。所述时钟生成电路300为所述多级调制电路200提供不交叠的时钟信号。所述调制电路10通过所述多级调制电
路200具有较好的噪声整形能力，具有较高的增益和信噪比，稳定性较好，精度高，可以比较精确地检测出智能电网中信号的细微波动，能很好地满足智能电网的监测要求。

[0030] 在一个实施例中，所述数据选择器100输出端的信号包括差分信号。

[0031] 所述差分信号为两个振幅相同，相位相反的两个信号。

[0032] 请一并参见图2，在一个实施例中，所述多级调制电路200包括第一级调制电路210、第二级调制电路220和第三级调制电路230。所述数据选择器100的输出端与所述第一
级调制电路210的输入端电连接。所述第一级调制电路210的反馈输出端与所述第一级调制
电路210的反馈输入端电连接。所述第一级调制电路210用于对所述数据选择器100输出的
信号进行模数转换和噪声整形。所述第一级调制电路210的输出端与所述第二级调制电路
220的输入端电连接。所述第二级调制电路220的反馈输出端与所述第二级调制电路220的
反馈输入端电连接。所述第一级调制电路210的反馈输出端与所述第二级调制电路220的反
馈输入端电连接。所述第二级调制电路220用于对所述第一级调制电路210输出信号的噪声
进行整形。所述第二级调制电路220的输出端与所述第三级调制电路230的输入端电连接。
所述第三级调制电路230的反馈输出端与所述第三级调制电路230的反馈输入端电连接。所
述第一级调制电路210的反馈输出端与所述第三级调制电路230的反馈输入端电连接。所述
第二级调制电路220的反馈输出端与所述第三级调制电路230的反馈输入端电连接。所述第
三级调制电路230用于对所述第一级调制电路210输出信号的噪声进行整形并输出所述调
制信号。

[0033] 所述第一级调制电路210包括二阶的所述第一级调制电路210。所述第二级调制电路220包括一阶的第二级调制电路220。所述第三级调制电路230一阶的第三级调制电路
230。设置所述多级调制电路200可以显著提高整个所述调制电路的噪声整形能力，提高信
噪比。所述调制电路的第一级噪声泄露比较大，通过所述二阶的第一级调制电路210可以对其进行噪声整形，同时，采用不高于二阶的调制电路可以保证整个所述调制电路的稳定性，所述一阶的第二级调制电路220和所述一阶的第三级调制电路230能进一步增强整个所述
调制电路的稳定性。

[0034] 请一并参见图3，在一个实施例中，所述第一级调制电路210包括第一一阶调制电路211、第一二阶调制电路212和第一比较器213。所述第一级调制电路210的输入端包括所
述第一一阶调制电路211的输入端。所述第一级调制电路210的反馈输出端包括所述第一比
较器213的输出端。所述第一级调制电路210的反馈输入端包括所述第一一阶调制电路211
的反馈输入端和所述第一二阶调制电路212的反馈输入端。所述第一级调制电路210的输出
端包括所述第一二阶调制电路212的输出端。所述数据选择器100输出端与所述第一一阶调
制电路211的输入端电连接。所述第一一阶调制电路211的输出端与所述第一二阶调制电路
212的输入端电连接。所述第一二阶调制电路212的输出端与所述第一比较器213的输入端
电连接。所述第一比较器213的输出端与所述第一一阶调制电路211的反馈输入端电连接。
所述第一比较器213的输出端还与所述第一二阶调制电路212的反馈输入端电连接。

[0035] 通过所述第一一阶调制电路211实现对接入的所述差分信号进行二阶调制，包括采样、加权和积分滤波和量化处理，得到数字信号。然后再分别通过所述第一二阶调制电路
212进行二次调制处理，得到初步调制信号，然后将所述初步调制信号输出至所述第二级调制电路220。同时，将所述初步调制信号输出至所述第一比较器213，将所述第一比较器213的输出信号输入至所述第一一阶调制电路211的反馈输入端和第一二阶调制电路212的反
馈输入端，实现噪声整形，大大提高了调制精度。

[0036] 在一个实施例中，所述第二级调制电路220包括第二一阶调制电路221和第二比较器222。所述第二级调制电路220的输入端包括所述第二一阶调制电路221的输入端。所述第二级调制电路220的输出端包括所述第二一阶调制电路221的输出端。所述第二级调制电路
220的反馈输出端包括所述第二比较器222的输出端。所述第二级调制电路220的反馈输入
端包括所述第二一阶调制电路221的反馈输入端。所述第二一阶调制电路221的输入端与所
述第一二阶调制电路212的输出端电连接。所述第二一阶调制电路221的输出端与所述第三
级调制电路230的输入端电连接。所述第二一阶调制电路221的输出端与所述第二比较器
222的输入端电连接。所述第二比较器222的输出端与所述第二一阶调制电路221的反馈输
入端电连接。所述第二一阶调制电路221的反馈输入端与所述第一比较器213的输出端电连
接。所述第二一阶调制电路221的反馈输入端与所述第一二阶调制电路212的输出端电连
接。

[0037] 通过所述第二一阶调制电路221对所述第一级调制电路210输出的所述初步调制信号进行再次调制，得到中间调制信号。然后，将所述中间调制信号输出至所述第三级调制电路230。同时，将所述中间调制信号输出至所述第二比较器222，将所述第一比较器213的输出信号和第二比较器222的输出信号输出至第二一阶调制电路221的反馈输入端，实现噪
声整形，大大提高了调制精度。

[0038] 在一个实施例中，所述第三级调制电路230包括第三一阶调制电路231和第三比较器232。所述第三级调制电路230的输入端包括所述第三一阶调制电路231的输入端。所述第三级调制电路230的反馈输入端包括所述第三一阶调制电路231的反馈输入端，所述第三级
调制电路230的反馈输出端包括所述第三比较器232的输出端。所述第三一阶调制电路231
的输出端与所述第三比较器232的输入端电连接。所述第三比较器232的输出端与所述第三
一阶调制电路231的反馈输入端电连接。所述第三一阶调制电路231的反馈输入端与所述第
二比较器222的输出端电连接。所述第三一阶调制电路231的反馈输入端与所述第二一阶调
制电路221的输出端电连接。所述第三一阶调制电路231的输出端输出所述调制信号。

[0039] 通过所述第三一阶调制电路231将所述第二一阶调制电路221输出的所述中间调制信号进行再次调制，然后输出最终的所述调制信号。同时，将最终的所述调制信号输出至第三比较器232，将第二比较器222的输出信号输出和所述第三比较器232的输出信号输出
至第三一阶调制电路231的反馈输入端，实现噪声整形，大大提高了调制精度。

[0040] 在一个实施例中，所述第一一阶调制电路211、第一二阶调制电路212、第二一阶调制电路221和第三一阶调制电路231均包括开关电容积分电路。

[0041] 采用所述开关电容积分电路可克服工艺偏差对于电路工作频率、建立时间、积分精度和功耗等指标的影响，在不明显增加功耗的情况极大地提高积分器的稳定性和鲁棒
性。

[0042] 所述开关电容积分电路是通过调整采样电容和积分电容的比值实现调制电路的系数。针对所述开关电容积分电路中的运算放大器，考虑到增益、带宽、摆幅和摆率等因素，为了获得更好的摆幅，所述运算放大器选用折叠共源共栅结构而不是套筒结构。为了获得
高的增益以满足增益要求，采用了gain‑bosting结构。为了提高输出摆率，适当提高了每条支路的电流，使其在功耗和摆率中间均衡。所述开关电容积分电路中的所述运算放大器可
以采用的是华虹宏力110nm的工艺。

[0043] 请一并参见图4，所述第一一阶调制电路211包括两个开关电容，分别位于运算放大器U1的同相输入端和反相输入端，用于向所述运算放大器U1输入信号。所述第一一阶调
制电路211还包括两个积分电容，分别跨界与所述运算放大器U1的同相输入端和输出端之
间以及反相输入端与输出端之间，用于实现信号的积分。

[0044] 具体地，所述两个开关电容分别为同相输入端开关电容和反相输入端开关电容。所述反相输入端开关电容包括MOS开关clk1、电容C11、MOS开关clk2e、MOS开关clk1e和MOS开关clk2。所述电容C11的一端与所述MOS开关clk1电连接。所述电容C11的另一端通过所述MOS开关clk2e与所述运算放大器U1的反相输入端电连接。所述电容C11的一端还通过所述
MOS开关clk2与所述第一比较器213的反馈输出端电连接。所述电容C11的另一端还通过所
述MOS开关clk1e与共模输入电压Vcm电连接。同理，所述同相输入端开关电容包括MOS开关
clk1,电容C12、MOS开关clk2e、MOS开关clk1e和MOS开关clk2。所述电容C12的一端与所述
MOS开关clk1电连接。所述电容C12另一端通过所述MOS开关clk2e与所述运算放大器U1的同
相输入端电连接。所述电容C12的一端还通过所述MOS开关clk2与所述第一比较器213的反
馈输出端电连接。所述电容C12的另一端还通过所述MOS开关clk1e与共模输入电压Vcm电连
接。

[0045] 具体地，所述两个积分电容分别包括C2n和C2p。其中所述积分电容C2n电连接于所述运算放大器U1的反相输入端与输出端之间，所述积分电容C2p电连接于所述运算放大器
U1的同相输入端和输出端之间。

[0046] 这里，需要说明的是，所述同相输入端开关电容或所述反相输入端开关电容中的所述MOS开关clk1和所述MOS开关clk1e均是通过所述时钟产生电路输出的时钟信号clk1控
制。所述MOS开关clk2和所述MOS开关clk2e均是通过时钟产生电路输出的时钟信号clk2来
控制。由于所述两路时钟信号clk1和clk2为互不交叠的时钟信号。本发明的实施例中，所述MOS管clk1e超前于所述MOS管clk1工作，所述MOS管clk2e超前于所述MOS管clk2工作，从而
实现对输入信号过采样，提高信噪比。特别地，本实施例中，为了方便理解，所述同相输入端开关电容和所述反相输入端开关电容中的MOS开关没有严格的标号区分，仅仅在所述同相
输入端开关电容和所述反相输入端开关电容内部通过接入的所述时钟信号来进行分组区
分。这里，不同的所述同相输入端开关电容和所述反相输入端开关电容内相同标号的MOS开关实际中代表不同的实体器件。

[0047] 本发明的实施例中，所述开关电容积分电路的工作分为两部分：采样和转移放大。其中，采样是所述MOS开关clk1控制，转移放大由所述MOS开关clk2控制。所述电容C1为采样电容。所述MOS管开关clk1e与所述MOS管开关clk相比，边沿较早到来，可以减少电荷注入效应对线性度的影响。所述采样电容C和积分电容C2n和C2p构成电容反馈网络，借助动态放大器较高的小信号电压增加，会在其输入端形成虚短效应，从而所述采样电容C在采样时采集到的信号电荷会被转移到积分电容上，从而完成了积分功能。

[0048] 同理，所述第一二阶调制电路212、所述第二一阶调制电路221和所述第三一阶调制电路231的工作原理与所述第一一阶调制电路211基本相同。唯一的区别在于，所述第二
一阶调制电路221和所述第三一阶调制电路231中引入了前级调制电路的比较器输出端反
馈信号，这里不再重复介绍。

[0049] 请一并参见图5，在一个实施例中，所述第一比较器213、第二比较器222和第三比较器232均包括相同的电路结构。所述电路结构包括差分放大电路、电压放大电路和正反馈电路。所述差分放大电路的两个输入端分别与所述第一二阶调制电路212、第二一阶调制电路221或第三一阶调制电路231的两个输出端一一对应电连接。所述差分放大电路的两个输
出端分别与所述电压放大电路的两个输入端一一对应电连接。所述差分放大电路的两个输
出端还分别与所述正反馈电路的两个输入端一一对应电连接。所述正反馈电路的两个输出
端分别与所述电压放大电路的两个输出端对应电连接,所述电压放大电路的两个输出端对
出输出反馈信号。

[0050] 所述差分放大电路比较两个差分信号的大小，输出差分输出信号。将所述差分输出信号输出至所述电压放大电路和所述正反馈电路。所述电压放大电路对所述差分输出信
号进行放大，当所述差分输出信号的差值达到或超过阈值时，所述正反馈电路产生正反馈
作用，使得所述电压放大电路输出两路信号，其中一路等于比较器的接入电源电平，另一路等于比较器的接地电平。所述电压放大电路输出信号作为前级调制电路的反馈输入信号，
大大提高调制精度。

[0051] 请一并参见图5，在一个实施例中，所述互不交叠时钟信号包括第一时钟信号和第二时钟信号。所述互不交叠时钟信号还包括第一子时钟信号和第二子时钟信号。所述第一
子时钟信号与所述第一时钟信号相位相反。所述第二子时钟信号与所述第二时钟信号相位
相反。所述差分放大电路接入所述第一时钟信号或所述第二时钟信号。所述正反馈电路接
入所述第一时钟信号或所述第二时钟信号信号。

[0052] 所述差分放大电路包括MOS管M8、MOS管M9和MOS管M10，所述电压放大电路包括MOS管M0、MOS管M1、MOS管M2和MOS管M3，所述正反馈电路包括MOS管M4和MOS管M5，所述MOS管M8的栅极和所述MOS管M9的栅极分别接入所述第一二阶调制电路、所述第二一阶调制电路或
所述第三一阶调制电路两个输出端输出的信号，所述MOS管M8的源极和所述MOS管M9的源极
分别与所述MOS管M10的漏极电连接，所述MOS管M10的源极接地，所述MOS管M10的栅极接入
所述第一时钟信号或所述第二时钟信号，所述MOS管M8、所述MOS管M9和所述MOS管M10的衬
底均接地，所述MOS管M8的漏极和所述MOS管M9的漏极分别与所述MOS管M4的漏极和所述MOS
管M5的漏极对应电连接，所述MOS管M4的栅极与所述MOS管M5的栅极连接，所述MOS管M4的栅极接入所述第一时钟信号或所述第二时钟信号，所述MOS管M4的源极和所述MOS管M5的源极
电连接，且二者均分别与所述MOS管M0的源极和所述MOS管M2的源极电连接，所述MOS管M0的漏极和MOS管M2的漏极分别与所述MOS管M1的源极和所述MOS管M3的源极对应电连接，所述
MOS管M1的栅极和所述MOS管M3的栅极分别与所述MOS管M8的漏极和所述MOS管M9的漏极对
应电连接，所述MOS管M1的漏极分别与MOS管M6的漏极和MOS管M7的漏极对应电连接，所述
MOS管M3的漏极分别与所述MOS管M11的漏极和所述MOS管M12的漏极电连接，所述MOS管M6的
源极、所述MOS管M7的源极、所述MOS管M11的源极和所述MOS管M12的源极分别接地，所述MOS管M6的栅极与所述MOS管M0的栅极分别与所述MOS管M3的漏极电连接，所述MOS管M11的栅极
与所述MOS管M2的栅极分别与所述MOS管M1的漏极电连接，所述MOS管M7栅极和所述MOS管
M12的栅极连接，所述MOS管M7栅极接入所述第一子时钟信号或者所述第二子时钟信号。

[0053] mos管是金属(metal)—氧化物(oxide)—半导体(semiconductor)场效应晶体管。通过所述MOS管M8、所述MOS管M9和所述MOS管M10形成所述差分放大电路，对输入的所述两
个差分信号进行比较。通过所述MOS管M0、所述MOS管M1、所述MOS管M2和所述MOS管M3组成所述电压放大电路对所述差分放大电路输出的所述差分输出信号进行放大。同时，所述MOS管M4和所述MOS管M5组成的所述正反馈电路在所述差分输出信号的差值达到或超过阈值时产
生正反馈作用。所述电压放大电路根据所述正反馈电路输出的反馈信号输出比较结果。所
述电压放大电路输出信号作为所述前级调制电路的所述反馈输入信号。

[0054] 请一并参见图6，在一个实施例中，所述时钟生成电路300包括第一非门、第一与非门、第二与非门、第二非门、第三非门、第一延时器、第二延时器、第四非门、第三延时器、第五非门、第六非门、第四延时器和第七非门。外部电路输出时钟信号。所述外部时钟信号接入所述第一非门的输入端和所述第二与非门的一个输入端。所述第一非门的输出端与所述第一与非门的一个输入端电连接。所述第一与非门的输出端与所述第二非门的输入端电连
接。所述第二非门的输出端分别与所述第一延时器的输入端、所述第四非门的输入端和所
述第三延时器的输入端电连接。所述第一延时器的输出端与所述第五非门的输入端电连
接。所述第五非门的输出端与所述第二与非门的另一个输入端电连接。所述第二与非门的
输出端与所述第三非门的输入端电连接。所述第三非门的输出端分别与所述第二延时器的
输入端、所述第四延时器的输入端和所述第七非门的输入端电连接。所述第二延时器的的
输出端与所述第六非门的输入端电连接。所述第六非门的输出端与所述第一与非门的另一
个输入端电连接。所述第四非门输出所述第一时钟信号。所述第七非门输出所述第二时钟
信号。所述第三延时器输出所述第一子时钟信号。所述第四延时器输出所述第二子时钟信
号。

[0055] 请一并参见图6，所述时钟生成电路300包括第一非门N1、第一与非门NA1、第二与非门NA2、第二非门N2、第三非门N3、第一延时器D1、第二延时器D2、第四非门N4、第三延时器D3、第五非门N5、第六非门N6、第四延时器D4和第七非门N7。外部电路输出时钟信号CLK_IN接入所述第一非门N1的输入端和第二与非门NA2的一个输入端所述第一非门N1的输出端与
所述第一与非门NA1的一个输入端电连接。所述第一与非门NA1的输出端与所述第二非门N2
的输入端电连接。所述第二非门N2的输出端分别与所述第一延时器D1的输入端、第四非门
N4的输入端和第三延时器D3的输入端电连接。所述第一延时器D1的输出端与所述第五非门
N5的输入端电连接。所述第五非门N5的输出端与所述第二与非门NA2的另一个输入端电连
接。所述第二与非门NA2的输出端与所述第三非门N3的输入端电连接。所述第三非门N3的输出端分别与所述第二延时器D2的输入端、第四延时器D4的输入端和第七非门N7的输入端电
连接。所述第二延时器D2的的输出端与所述第六非门N6的输入端电连接。所述第六非门N6
的输出端与所述第一与非门NA1的另一个输入端电连接。所述第四非门N4输出所述第一时
钟信号CLK1。第七非门N7输出所述第二时钟信号CLK2。所述第三延时器D3输出所述第一子
时钟信号CLK1_B。和第四延时器D4输出所述第二子时钟信号CLK2_B。

[0056] 通过逻辑器件对输入的所述外部时钟信号进行一系列的反向、与非运算和延时处理，最后输出所述互补交叠的时钟信号，以满足前阶调制电路中积分器的要求。

[0057] 以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存
在矛盾，都应当认为是本说明书记载的范围。

[0058] 以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为本专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。
因此，本申请专利的保护范围应以所附权利要求为准。