[0001] 本发明涉及对多赫蒂放大器进行控制的控制电路。

[0002] 在下述的专利文献1中记载了有关多赫蒂(Doherty)放大器的偏置电路的技术。在下述的专利文献2中记载了对放大电路的温度特性进行补偿的技术。

[0003] 在先技术文献

[0004] 专利文献

[0005] 专利文献1：日本特开2012‑199746号公报

[0006] 专利文献2：日本特开2014‑171170号公报

[0007] 在专利文献1记载的技术中，将峰值放大器的FET(Field Effect Transistor，场效应晶体管)的栅极电压设定为偏移了(offsetting)载波放大器的FET的栅极电压的电压。这利用的是，在构成载波放大器以及峰值放大器各自的FET为同晶片批次的情况、制造时期相同的情况下，能够期待针对峰值放大器以及载波放大器各自的FET的栅极电压的漏极电流特性大体一致。

[0008] 然而，专利文献1记载的技术并没有考虑峰值放大器以及载波放大器的个体差异造成的动作阈值的偏差所引起的、峰值放大器以及载波放大器的输出功率‑增益特性以及输出功率‑相位特性的偏差。

[0054] 以下，基于附图对本发明的控制电路的实施方式详细地说明。另外，并非由本实施方式限定本发明。各实施方式为例示，能够进行在不同的实施方式中示出的结构的部分置换或者组合，这是不言而喻的。在第2实施方式以后，省略关于与第1实施方式共同的事项的记述，仅对不同点进行说明。特别是，关于基于同样的结构的同样的作用效果，不在每个实施方式中逐次提及。

[0055] <第1实施方式以及比较例>

[0056] 以下，对第1实施方式进行说明，但为使容易理解第1实施方式，先对比较例进行说明。

[0057] (比较例)

[0058] 图1是示出比较例的多赫蒂(Doherty)放大器的结构的图。多赫蒂放大器100包含输入功率分配电路111、载波放大器112、峰值放大器113和输出功率合成电路114。

[0059] 输入功率分配电路111将从RF(Radio Frequency，射频)输入端子121输入的高频输入信号RFin分配至两条路径并输出。作为输入功率分配电路111的一个输出信号的高频信号RF11经由DC截止电容器122而供给至构成载波放大器112的FET(Field Effect Transistor，场效应晶体管)的栅极。作为输入功率分配电路111的另一个输出信号的高频信号RF12经由DC截止电容器123而供给至构成峰值放大器113的FET的栅极。

[0060] 载波放大器112例如是使用了FET的功率放大器，将从输入功率分配电路111输入的高频信号RF11始终放大。在构成载波放大器112的FET的栅极，从直流电源124经由扼流圈125被施加偏置电压Vg1。偏置电压Vg1被设定为对载波放大器112进行AB级(或者，A级或者B级)偏置。此外，在构成载波放大器112的FET的漏极，从直流电源128经由扼流圈129被施加直流电压(例如，+28V)。

[0061] 此外，从直流电源124输出的偏置电压Vg1还供给至电压偏移电路126。电压偏移电路126使偏置电压Vg1仅偏移给定的电压Voffset，生成针对峰值放大器113的偏置电压Vg2。

[0062] 峰值放大器113例如是使用了FET的功率放大器，将从输入功率分配电路111输入的高频信号RF12的峰值放大。在构成峰值放大器113的FET的栅极，从电压偏移电路126经由扼流圈127被施加偏置电压Vg2。偏置电压Vg2被设定为对峰值放大器113进行C级偏置。此外，在构成峰值放大器113的FET的漏极，从直流电源128经由扼流圈130被施加直流电压(例如，+28V)。

[0063] 在此，载波放大器112和峰值放大器113利用的是具有晶片批次、制造时期等的与器件有关的共同要素的放大器。

[0064] 作为载波放大器112的输出信号的高频信号RF13经由DC截止电容器131而供给至输出功率合成电路114。此外，作为峰值放大器113的输出信号的高频信号RF14经由DC截止电容器132而供给至输出功率合成电路114。输出功率合成电路114从输出端子133输出对高频信号RF13和高频信号RF14进行了合成的高频输出信号RFout。

[0065] 像这样，在多赫蒂放大器100中，针对载波放大器112的偏置电压Vg1从直流电源124供给。另一方面，针对峰值放大器113的偏置电压Vg2通过使偏置电压Vg1仅偏移电压Voffset从而由电压偏移电路126生成，并从电压偏移电路126供给至构成峰值放大器113的FET的栅极。

[0066] 作为多赫蒂放大器100的特征，载波放大器112以AB级(或者，A级或者B级)动作，峰值放大器113以C级动作。为了与该动作对应，偏置电压Vg2被设定为比载波放大器112的偏置电压Vg1仅低电压Voffset的电压。

[0067] 多赫蒂放大器100在高频输入信号RFin较小时，仅以AB级偏置动作的载波放大器112进行动作。多赫蒂放大器100在高频输入信号RFin变大时，以C级偏置动作的峰值放大器
113开始动作。多赫蒂放大器100随着峰值放大器113的动作开始而载波放大器112的负载阻抗变低，从而过渡至发出较大输出功率的动作。

[0068] 像这样，多赫蒂放大器100的放大动作根据高频输入信号RFin的电平而在中途切换。因此，多赫蒂放大器100的输出功率‑增益特性以及输出功率‑相位特性在峰值放大器113开始动作的定时变化。该变化给高频输出信号RFout带来失真，导致相邻信道泄漏功率(ACP)的增加、即相邻信道泄漏功率比(ACLR)的恶化、误差矢量幅度(EVM)的增加(恶化)。在使用多赫蒂放大器100的情况下，为了抑制(消除)高频输出信号RFout的失真而采用如下的数字预失真(DPD)技术，即，使用了将多赫蒂放大器100的失真的反特性的失真预先以数值的方式与高频输入信号RFin相加的数据表。

[0069] 然而，比较例的多赫蒂放大器100没有考虑载波放大器112以及峰值放大器113的晶体管的个体差异造成的动作阈值的偏差所引起的、载波放大器112以及峰值放大器113的晶体管的输出功率‑增益特性以及输出功率‑相位特性的偏差。

[0070] 例如，若构成载波放大器112的晶体管以及构成峰值放大器113的晶体管的动作阈值相对地不同，则即使电压Voffset一定，相对的偏置条件也不同。因此，峰值放大器113开始动作的高频输入信号RFin的电平偏移，产生峰值放大器113的输出功率‑增益特性以及输出功率‑相位特性的偏差。

[0071] 图2是示出AB级放大器的输入输出特性的图。在图2中，横轴为输入功率Pin，纵轴为输出功率Pout。线141是示出AB级放大器的输入输出特性的一例的线。直至输入功率Pin到达某个电平为止，输入功率和输出功率的关系为线性。若输入功率Pin变大使得晶体管饱和，则输出功率Pout达到顶点(饱和)。AB级放大器的增益根据晶体管的偏置电流(偏置电压)电平、晶体管的特性、输入输出匹配电路等的个体差异，例如，如线142至线143所示，产生偏差。该偏差能够通过调整偏置电压或偏置电流而抑制。

[0072] 图3示出C级放大器的输入输出特性。在图3中，横轴为输入功率Pin，纵轴为输出功率Pout。线151是示出C级放大器的输入输出特性的一例的线。C级放大器直至输入功率Pin到达某个电平为止不动作。若输入功率Pin到达某个电平而C级放大器开始动作，则伴随着输入功率Pin的增加而C级放大器的增益也增加。最终地，与AB级放大器同样地，若输入功率Pin变大使得晶体管饱和，则输出功率Pout达到顶点(饱和)。C级放大器的增益根据晶体管的偏置电流(偏置电压)电平、晶体管的特性、输入输出匹配电路等的个体差异，例如，如线152至线153所示，产生偏差。

[0073] C级放大器开始动作的高频输入信号RFin的电平依赖于晶体管的偏置电流(偏置电压)电平和晶体管的基极(栅极)中的高频信号振幅，根据偏置电流电平、输入匹配电路的个体差异产生偏差。载波放大器112以及峰值放大器113的特性的偏差主要原因不同，因此不一定相关较强，也存在分别变动的情况。

[0074] 在将多赫蒂放大器100用于例如便携电话基站的情况下，为了改变数字预失真的设定而减少失真，存在适当设定表的训练专用的定时，因此上述偏差不会成为本质上的问题。

[0075] 可是，在将多赫蒂放大器100用于例如便携电话装置等无线通信终端装置的情况下，不存在训练专用的定时，难以抑制个体差异导致的特性的偏差。虽然也可考虑在无线通信终端装置的工厂出货前按照每个终端创建数字预失真的表从而抑制个体差异导致的特性的偏差，但存在无线通信终端装置出货时的测试成本上升的问题。因此，希望抑制个体差异所引起的输出功率‑增益特性以及输出功率‑相位特性的偏差。

[0076] 图4是表示本发明的想法的构思的电路图。

[0077] 相对于图1所示的比较例的多赫蒂(Doherty)放大器，在图4的结构中，为使峰值放大器13的动作变得可靠，基于基准电压输出电路Vref的电压，经由带熔丝调整功能的偏移电路30而使第2偏置电路18驱动。通过用带熔丝调整功能的偏移电路30调整电压值或电流值，从而使峰值放大器13可靠地动作。

[0078] (第1实施方式)

[0079] 图5是示出第1实施方式的功率放大模块的电路结构的图。

[0080] 功率放大模块1可以由在一个基板上安装了多个部件(半导体集成电路等)的混合IC(也可以称为模块)实现，但本公开不限定于此。功率放大模块1例如在便携电话装置等无线通信终端装置中为了向基站发送声音、数据等各种信号而使用。

[0081] 功率放大模块1包含第1集成电路(第1IC芯片)2和第2集成电路(第2IC芯片)3。例示第1集成电路2形成在化合物半导体基板(例如，GaAs基板)上，但本公开不限定于此。例示第2集成电路3形成在半导体基板(例如，Si基板)上，但本公开不限定于此。

[0082] 第2集成电路3相当于本公开的“控制电路”的一例。

[0083] 第1集成电路2包含初级(驱动级)的驱动放大器11和最终级(功率级)的载波放大器12以及峰值放大器13。载波放大器12以及峰值放大器13构成多赫蒂放大器。

[0084] 载波放大器12包含晶体管Q1。峰值放大器13包含晶体管Q2。晶体管Q1通过第1偏置电路17被进行AB级(或者，A级或者B级)偏置。晶体管Q2通过第2偏置电路18被进行C级偏置。

[0085] 以后，存在将第1偏置电路17以及载波放大器12总称为“载波放大系统”的情况。此外，存在将第2偏置电路18以及峰值放大器13总称为“峰值放大系统”的情况。

[0086] 在本公开中，各晶体管设为双极晶体管，但本公开不限定于此。双极晶体管例示异质结双极晶体管(Heterojunction Bipolar Transistor：HBT)，但本公开不限定于此。晶体管例如也可以为场效应晶体管(Field Effect Transistor：FET)。晶体管也可以为将多个单位晶体管进行了电并联连接的多指晶体管。所谓单位晶体管，是指构成晶体管的最小限度的结构。

[0087] 在驱动放大器11，经由端子1a被输入高频输入信号RFin。驱动放大器11输出将高频输入信号RFin放大了的高频信号RF1。

[0088] 在驱动放大器11的输出端子，电连接有DC截止电容器C1的一端以及移相器14的一端。DC截止电容器C1的另一端与晶体管Q1的基极电连接。高频信号RF1经由DC截止电容器C1而供给至晶体管Q1的基极。

[0089] 移相器14输出使高频信号RF1的相位超前或者滞后了大致90度(degree)的高频信号RF2。在本公开中，大致90度设为90度±20度。

[0090] 移相器14的另一端经由DC截止电容器C2而与晶体管Q2的基极电连接。高频信号RF2经由DC截止电容器C2而供给至晶体管Q2的基极。

[0091] 晶体管Q1的发射极与基准电位电连接。基准电位例示接地电位，但本公开不限定于此。晶体管Q1的集电极经由扼流电感器L而与电源电位Vcc电连接。晶体管Q1从集电极输出将高频信号RF1放大了的高频信号RF3。

[0092] 移相器15的一端与晶体管Q1的集电极电连接。移相器15的另一端与晶体管Q2的集电极电连接。

[0093] 移相器15输出使高频信号RF3的相位超前或者滞后了大致90度的高频信号RF4。

[0094] 在移相器14使高频信号RF1的相位超前大致90度的情况下，移相器15使高频信号RF3的相位超前大致90度。在移相器14使高频信号RF1的相位滞后大致90度的情况下，移相器15使高频信号RF3的相位滞后90度。

[0095] 晶体管Q2的发射极与基准电位电连接。晶体管Q2从集电极输出将高频信号RF2放大了的高频信号RF5。

[0096] 移相器15的另一端以及晶体管Q2的集电极经由匹配电路16而与端子1b电连接。高频信号RF4和高频信号RF5被重叠在一起，作为高频输出信号RFout经由匹配电路16从端子1b输出。

[0097] 在高频输入信号RFin较小的情况下，载波放大器12(晶体管Q1)动作，但峰值放大器13(晶体管Q2)不动作。在该情况下，载波放大器12的负载阻抗成为匹配电路16的阻抗RL。这是因为，在移相器15中没有产生阻抗的变化。

[0098] 若高频输入信号RFin变大，则载波放大器12(晶体管Q1)接近饱和，同时峰值放大器13(晶体管Q2)开始动作。在该情况下，从峰值放大器13向匹配电路16施加的高频信号RF5的相位变得与从载波放大器12经由移相器15向匹配电路16施加的高频信号RF4的相位相同。此时，晶体管Q2的集电极中的信号振幅变大，因此从峰值放大器13看上去负载阻抗(匹配电路16的阻抗)等效地增加了。该阻抗的等效变化经由移相器15传递给载波放大器12。从载波放大器12看上去负载阻抗反之减少了，因此载波放大器12的饱和功率(最大功率)变大。

[0099] 最终地，在峰值放大器13饱和的状态下，从峰值放大器13看上去负载阻抗(匹配电路16的阻抗)为2RL，从载波放大器12看上去负载阻抗为RL/2。

[0100] 通过该动作，载波放大器12一旦接近饱和，负载阻抗看上去下降，从而能够送出更大的输出。载波放大器12在饱和附近动作，因此能够在较宽的功率范围内实现较高的效率。

[0101] 图6以及图7是示出多赫蒂放大器的特性的图。详细地，图6是示出多赫蒂放大器的输出功率和效率的关系的图。图7是示出多赫蒂放大器的输出功率和增益的关系的图。

[0102] 在图6中，横轴为输出功率Pout，纵轴为效率。箭头161表示载波放大器12动作的输出功率Pout的范围。箭头162表示峰值放大器13动作的输出功率Pout的范围。如线163所示，从载波放大器12在饱和附近动作的输出功率Pout的电平至负载阻抗变为一半而饱和的电平为止，可达到较高的效率。

[0103] 在图7中，横轴为输出功率Pout，纵轴为增益。如线171所示，在峰值放大器13开始动作的区域172中，多赫蒂放大器的非线性尤其显著。

[0104] 像这样，多赫蒂放大器的放大动作在作为峰值放大器13开始动作的定时的区域172进行切换。因此，多赫蒂放大器的输出功率‑增益特性以及输出功率‑相位特性在区域
172变化。该变化给高频输出信号RFout带来失真，导致相邻信道泄漏功率(ACP)的增加、即相邻信道泄漏功率比(ACLR)的恶化、误差矢量幅度(EVM)的增加(恶化)。

[0105] 如先前所述，在数字预失真(DPD)技术中，由发送电路的数字信号处理部生成区域172中的多赫蒂放大器的失真的反特性的失真并与高频输入信号RFin相加，抑制高频输出信号RFout的失真造成的ACLR、EVM的恶化。多赫蒂放大器的失真容易根据第1集成电路2内包含的双极晶体管的个体差异等而变化。例如，若晶体管Q1以及晶体管Q2有个体差异，动作阈值相对地不同，则相对的偏置条件不同。于是，峰值放大器13(晶体管Q2)开始动作的定时为一前一后。也就是说，区域172在图7中的左右方向上移动。抑制多赫蒂放大器的失真的变化、即抑制区域172向图7中的左右方向的移动，对于将多赫蒂放大器应用于无线通信终端装置是重要的。

[0106] 再次参照图5对载波放大器12以及峰值放大器13的偏置进行说明。第2集成电路3将电流I1输出至第1偏置电路17，将电压v2输出至第2偏置电路18。

[0107] 对电流I1的生成进行说明。第2集成电路3内的基准电压输出电路Vref将基准电压V21输出至基准电流输出电路Iref。

[0108] 基准电流输出电路Iref将与基准电压V21相应的基准电流I21输出至可变恒流输出电路31。可变恒流输出电路31将与基准电流I21成比例的电流I1输出至第1集成电路2的端子B1。

[0109] 第1集成电路2包含电阻Rp1和第1偏置电路17。第1偏置电路17包含二极管D11以及D12、晶体管Q11和电阻Rbias1。二极管D11以及D12各自例示的是HBT的基极和集电极被电连接、即被二极管连接的二极管。

[0110] 电阻Rp1的一端与端子B1电连接。电阻Rp1的另一端与二极管D11的阳极电连接。二极管D11的阴极与二极管D12的阳极电连接。二极管D12的阴极与基准电位电连接。二极管D11以及D12的串联连接电路产生一定的电压。例如，若想要使二极管D11以及D12各自产生约1.3V(伏特)的电压，则二极管D11以及D12的串联连接电路要产生约2.6V的电压。

[0111] 二极管D11以及D12的串联连接电路的电压被施加于晶体管Q11的基极。晶体管Q11的集电极经由端子CQ11以及端子1c而与电源电位Vcbias电连接。晶体管Q11的发射极经由电阻Rbias1而与晶体管Q1的基极电连接。也就是说，晶体管Q11以及电阻Rbias1被进行了发射极跟随连接。晶体管Q1的基极电流基于被施加于晶体管Q11的基极的电压来决定。

[0112] 对电压V2的生成进行说明。第2集成电路3内的缓冲放大器AMP1将基于基准电压V21的电压V22输出至可变电阻VR1的一端。例示电压V22与基准电压V21相同，但本公开不限定于此。可变电阻VR1和电阻阵列32的串联电路对电压V22进行电阻分压，并输出电压V23。

[0113] 电阻阵列32包含n个(n为自然数)电阻元件RF‑1、RF‑2、…、RF‑n和n个电子熔丝(E fuse)F‑1、F‑2、…、F‑n。电阻元件RF‑1、RF‑2、…、RF‑n的一端相互电连接，并与可变电阻VR1的另一端电连接。电阻元件RF‑1、RF‑2、…、RF‑n的另一端分别经由电子熔丝F‑1、F‑2、…、F‑n而相互电连接，并与基准电位电连接。也就是说，电阻元件RF‑1、RF‑2、…、RF‑n被并联连接。

[0114] 电阻元件RF‑1、RF‑2、…、RF‑n的电阻值既可以相同，也可以不同。以后，存在将电阻元件RF‑1、RF‑2、…、RF‑n总称为电阻元件RF的情况。

[0115] 电子熔丝F‑1、F‑2、…、F‑n与n个端子3a‑1、3a‑2、…、3a‑n分别电连接。通过对端子3a‑1、3a‑2、…、3a‑n选择性地施加电压或者电流，从而能够将电子熔丝F‑1、F‑2、…、F‑n选择性地熔断。电阻阵列32的电阻值能够通过将电子熔丝F‑1、F‑2、…、F‑n选择性地熔断从而可变。例如，若电子熔丝F‑1被熔断，则电阻元件RF‑1变得与电阻阵列32的电阻值没有关系，因此电阻阵列32的电阻值变大。

[0116] 以后，存在将电子熔丝F‑1、F‑2、…、F‑n总称为电子熔丝F的情况。

[0117] 电子熔丝F是若被熔断则不会复原的不可逆性的元件。电阻阵列32的电阻值在初始时(电子熔丝F一个也未被熔断时)最小，随着电子熔丝F被熔断而不可逆地变大。也就是说，电阻阵列32的电阻值是能够不可逆地调整的。

[0118] 图8是示出电阻阵列的其他例的图。

[0119] 电阻阵列32A包含n个电阻元件RF‑1、RF‑2、…、RF‑n和n个开关S‑1、S‑2、…、S‑n。电阻元件RF‑1、RF‑2、…、RF‑n的一端相互电连接。电阻元件RF‑1、RF‑2、…、RF‑n的另一端分别经由开关S‑1、S‑2、…、S‑n而相互电连接。

[0120] 非易失性存储器51存储n比特的数据，将n比特宽度的信号输出至开关S‑1、S‑2、…、S‑n。开关S‑1、S‑2、…、S‑n各自根据被供给的信号而接通或者断开。电阻阵列32A的电阻值能够通过将开关S‑1、S‑2、…、S‑n选择性地接通或者断开从而可变。例如，若开关S‑1被断开，则电阻元件RF‑1变得与电阻阵列32A的电阻值没有关系，因此电阻阵列32A的电阻值变大。通过向非易失性存储器51写入数据，从而能够对开关S‑1、S‑2、…、S‑n的接通或者断开进行切换，能够使电阻阵列32A的电阻值可变。

[0121] 非易失性存储器51例示一次性ROM(Read Only Memory，只读存储器)。一次性ROM是若写入数据则不能改写的不可逆性的元件。也就是说，电阻阵列32A的电阻值是不可逆的。

[0122] 电阻阵列32以及32A相当于本公开的“电阻”的一例。

[0123] 另外，例示可变电阻VR1由与图8同样的电路结构实现。可变电阻VR1能够通过将EPROM(Erasable Programmable Read Only Memory，可擦可编程只读存储器)、闪存(注册商标)等作为非易失性存储器51使用从而使电阻值可逆地可变。

[0124] 再次参照图5，电压V23能够通过调整电阻阵列32的电阻值(以及可变电阻VR1的电阻值)而调整。

[0125] 在将可变电阻VR1的电阻值维持一定的情况下，电压V23随着电阻阵列32的电阻值上升而上升。也就是说，电压V23是电压V22根据电阻阵列32的电阻值被调整后的电压。

[0126] 缓冲放大器AMP2将基于电压V23的电压V2输出至第1集成电路2的端子B2。例示电压V2与电压V23相同，但本公开不限定于此。电压V23能够通过调整电阻阵列32的电阻值(以及可变电阻VR1的电阻值)而调整。因此，电压V2能够通过调整电阻阵列32(以及可变电阻VR1的电阻值)的电阻值而调整。

[0127] 第1集成电路2包含电阻Rp2和第2偏置电路18。第2偏置电路18包含二极管D21以及D22、晶体管Q21和电阻Rbias2。二极管D21以及D22各自例示被二极管连接的HBT。

[0128] 电阻Rp2的一端与端子B2电连接。电阻Rp2的另一端与二极管D21的阳极电连接。二极管D21的阴极与二极管D22的阳极电连接。二极管D22的阴极与基准电位电连接。

[0129] 二极管D21的阳极与晶体管Q21的基极电连接。晶体管Q21的集电极经由端子CQ21以及端子1c而与电源电位Vcbias电连接。晶体管Q21的发射极经由电阻Rbias2而与晶体管Q2的基极电连接。也就是说，晶体管Q21以及电阻Rbias2被进行了发射极跟随连接。

[0130] 电压V2的电压值设为小于被二极管连接的HBT即二极管D21以及D22各自的接通电压(例如，1.3V程度)的两倍(例如，2.6V程度)的电压，例示2.1V至2.2V的程度。即使电压V2被施加于端子B2，由于电压V2小于二极管D21以及D22的串联连接电路的接通电压，因此二极管D21以及D22也不会流过电流。同样地，晶体管Q21以及Q2也不动作。

[0131] 若被输入高频输入信号RFin，则随着输入RF信号的增加而流过晶体管的电流增加。此时，在直流下，会引起基极‑发射极间二极管的接通电压减少的自偏置效应。若由于该自偏置效应而晶体管Q2以及晶体管Q21的二极管(基极‑发射极间的pn结)的接通阈值电压开始下降，则晶体管Q2以及Q21开始动作。由此，在端子B2→电阻Rp2→晶体管Q21→晶体管Q2的路径开始流动电流。电连接在晶体管Q21的发射极与移相器14的另一端之间的电容器CB2有以下作用：对晶体管Q21的发射极高效地施加高频信号RF2，促进晶体管Q21的接通阈值电压下降。另外，优选设置电容器CB2，但不是必需的，也可以没有。

[0132] 各晶体管的二极管的接通阈值电压根据制造工艺产生偏差。即使为相同晶片上的不同芯片上的晶体管，接通阈值电压也有差异，即使在相同晶片上的相同芯片上的晶体管Q1和晶体管Q2之间，也有偏差。功率放大模块1通过将先前所述的电子熔丝F选择性地熔断从而抑制该偏差。

[0133] 图9是示出第1实施方式的功率放大模块的第1调整过程的图。图9所示的过程例示半导体检查装置(半导体测试仪)针对第1集成电路2被切割之前的化合物半导体晶片而实施。

[0134] 从晶片上的多个第1集成电路2中选择第1集成电路2，并记录晶片上的坐标(步骤S100)。另外，晶片上的坐标是对所选择的第1集成电路2进行识别的识别信息的一例，只要能够对所选择的第1集成电路2进行识别，也可以为其他信息。

[0135] 对端子B1以及B2施加给定电位(或者，给定电流)(步骤S102)。给定电位例示预先决定的2.6V程度以上的电位，但本公开不限定于此。此时，如果第1集成电路2内包含的各晶体管以及各二极管无偏差(个体差异)，那么晶体管Q11的集电极电流和晶体管Q21的集电极电流变得相同，此外，晶体管Q1的集电极电流和晶体管Q2的集电极电流变得相同。但是，实际上，第1集成电路2内包含的各晶体管以及各二极管有偏差，因此晶体管Q11的集电极电流和晶体管Q21的集电极电流不会变得相同，此外，晶体管Q1的集电极电流和晶体管Q2的集电极电流不会变得相同。

[0136] 测定晶体管Q1以及Q2(或者，晶体管Q11以及Q21)各自的集电极电流值(步骤S104)。最终地，直接影响高频输出信号RFout的是晶体管Q1以及Q2的集电极电流，因此优选测定晶体管Q1以及Q2各自的集电极电流值。但是，只要晶体管Q1以及Q2各自的集电极电流值比半导体测试仪能够测定的最大电流值大，也可以测定晶体管Q11以及Q21各自的集电极电流值。

[0137] 在为了抑制芯片面积而晶体管Q11以及Q21的集电极与一个焊盘电连接的情况下，只要以时分的方式测定晶体管Q11的集电极电流值和晶体管Q21的集电极电流值即可。另外，例如，若晶体管Q11以及Q21的集电极与其他电路例如对驱动放大器11赋予偏置的偏置电路连接，则测定精度会下降。因此，如图5所示，优选晶体管Q11以及Q21的集电极不与其他电路连接。

[0138] 将所测定的两个集电极电流值与第1集成电路2的坐标建立关联地记录(步骤S106)。

[0139] 对于使晶体管Q1以AB级(或者，A级或者B级)偏置动作且使晶体管Q2以C级偏置动作的情况下的、晶体管Q1的集电极电流值和晶体管Q2的集电极电流值之间的差为最小的电压V2，基于二极管特性来计算。将计算出的电压V2与第1集成电路2的坐标建立关联地记录(步骤S108)。

[0140] 从步骤S100至步骤S108是针对化合物半导体晶片上的全部的第1集成电路2而实施的。

[0141] 从化合物半导体晶片切割出多个第1集成电路2并分别安装于多个基板，组装多个功率放大模块1(步骤S110)。

[0142] 将一个或者多个电子熔丝F熔断，使得针对多个功率放大模块1各自，输出缓冲放大器AMP2通过步骤S108计算出的电压V2(步骤S112)。在用电子熔丝F未调整完的情况下，对可变电阻VR1进行调整。

[0143] 第1调整过程能够抑制功率放大模块1的二极管(晶体管的pn结)的动作阈值的偏差。

[0144] 图10是示出第1实施方式的功率放大模块的第2调整过程的图。图10所示的过程例示功率放大模块检查装置针对组装后的功率放大模块1而实施。

[0145] 将第1集成电路2以及第2集成电路3安装在基板上，组装功率放大模块1(步骤S200)。

[0146] 使开关SW2为断开。也可以使可变恒流输出电路31为断开，来代替将开关SW2断开。此外，将开关SW1连接至端子B1侧(步骤S202)。由此，晶体管Q11以及Q1动作。

[0147] 测定晶体管Q1(或者Q11)的集电极电流值(步骤S204)。

[0148] 使开关SW2为断开。此外，将开关SW1连接至端子B2侧(步骤S206)。由此，晶体管Q21以及Q2动作。

[0149] 测定晶体管Q2(或者Q21)的集电极电流值(步骤S208)。

[0150] 求出晶体管Q1(或者Q11)的集电极电流值与晶体管Q2(或者Q21)的集电极电流值之差Δicc(步骤S210)。

[0151] 判定差Δicc的绝对值Abs(Δicc)是否小于预先决定的容许差ε(步骤S212)。一旦判定为绝对值Abs(Δicc)不小于容许差ε(步骤S212中否)，则将处理前进至步骤S214。一旦判定为绝对值Abs(Δicc)小于容许差ε(步骤S212中是)，则将处理前进至步骤S216。

[0152] 一旦判定为绝对值Abs(Δicc)不小于容许差ε(步骤S212中否)，则将一个或者多个电子熔丝F熔断(步骤S214)，将处理前进至步骤S202。

[0153] 一旦判定为绝对值Abs(Δicc)小于容许差ε(步骤S212中是)，则使开关SW2为接通，将开关SW1连接至端子B2侧(步骤S216)，结束处理。

[0154] 第2调整过程与先前的第1调整过程同样地，能够抑制功率放大模块1的二极管(晶体管的pn结)的动作阈值的偏差。进而，第2调整过程与先前的第1调整过程相比，不需要管理第1集成电路2的坐标、晶片评价的历史记录等，能够在功率放大模块1的良品试验的时间点同时执行。

[0155] 图11是示出第1实施方式的功率放大模块的第3调整过程的图。图11所示的过程例示功率放大模块检查装置针对组装后的功率放大模块1而实施。

[0156] 将第1集成电路2以及第2集成电路3安装在基板上，组装功率放大模块1(步骤S300)。

[0157] 使开关SW2为断开。也可以使可变恒流输出电路31为断开，来代替将开关SW2断开。此外，将开关SW1连接至端子B2侧(步骤S302)。由此，晶体管Q11以及Q1停止，晶体管Q21以及Q2能够动作。

[0158] 将预先决定的第1高频信号输入至端子1a(步骤S304)。第1高频信号的功率例如设定在峰值放大器13开始C级动作(参照图3)的近处。

[0159] 测定晶体管Q2(或者Q21)的集电极电流值(步骤S306)。

[0160] 将预先决定的第2高频信号输入至端子1a(步骤S308)。第2高频信号的功率例如设定在峰值放大器13开始C级动作(参照图3)的近处。

[0161] 测定晶体管Q2(或者Q21)的集电极电流值(步骤S310)。

[0162] 另外，步骤S308以及S310用于使判定精度提高，也可以省略。

[0163] 判定通过步骤S306以及S310测定出的集电极电流值是否在预先决定的设定范围内(步骤S312)。一旦判定为集电极电流值不在设定范围内(步骤S312中否)，则将处理前进至步骤S314。一旦判定为集电极电流值在设定范围内(步骤S312中是)，则将处理前进至步骤S316。

[0164] 一旦判定为集电极电流值不在设定范围内(步骤S312中否)，则将一个或者多个电子熔丝F熔断(步骤S314)，将处理前进至步骤S302。

[0165] 一旦判定为集电极电流值在设定范围内(步骤S312中是)，则使开关SW2为接通，将开关SW1连接至端子B2侧(步骤S316)，结束处理。

[0166] 先前的第1以及第2调整过程仅抑制了二极管(晶体管的pn结)的动作阈值的偏差，相对于此，第3调整过程能够抑制包含移相器14以及15、匹配电路16在内的元件的个体差异的影响。

[0167] 图5所示的功率放大模块1的电路结构与上述的第1至第3调整过程均能够对应。

[0168] 如以上说明的那样，功率放大模块1通过电子熔丝F能够抑制在多赫蒂放大器内容易受到个体差异的影响的进行C级动作的峰值放大系统的特性的偏差。功率放大模块1能够在抑制了峰值放大系统的特性的偏差的状态下向无线通信终端装置制造商出货。因此，功率放大模块1能够抑制无线通信终端装置制造商向无线通信终端装置应用数字预失真用的测试成本。

[0169] <第2实施方式>

[0170] 图12是是示出第2实施方式的功率放大模块的电路结构的图。

[0171] 对于第2实施方式的功率放大模块1A的构成要素之中与第1实施方式相同的构成要素，标注相同的参照符号并省略说明。

[0172] 功率放大模块1A包含第1集成电路2A和第2集成电路3A。

[0173] 第1集成电路2A与第1实施方式的第1集成电路2(参照图5)相比较，在晶体管Q21的发射极与移相器14的另一端之间不包含电容器CB2。电容器CB2有对晶体管Q21的发射极高效地施加高频信号RF2、促进晶体管Q21的接通阈值电压下降的作用，因此优选设置，但不是必需的，也可以没有。

[0174] 第2集成电路3A与第1实施方式的第2集成电路3(参照图5)相比较，还包含基准电压输出电路Vref2。

[0175] 基准电压输出电路Vref2将基准电压V31输出至缓冲放大器AMP1。缓冲放大器AMP1将基于基准电压V31的电压V22输出至可变电阻VR1的一端。

[0176] 第1实施方式的第2集成电路3基于从基准电压输出电路Vref输出的基准电压V21而生成了电压V2。另一方面，第2实施方式的第2集成电路3A基于从基准电压输出电路Vref2输出的基准电压V31来生成电压V2。其理由如下所述。

[0177] HBT的二极管(pn结)特性有温度依赖性。例如，在载波放大系统中，二极管D11以及D12的串联连接具有若温度上升则电压下降而若温度下降则电压上升这样的温度特性。二极管D11以及D12能够根据该温度特性来抑制晶体管Q11以及Q1的温度特性。

[0178] 另一方面，在峰值放大系统中，直至某个电平的高频输入信号RFin被输入为止，不流过电流。特别是，二极管D21以及D22是为了在测试时将条件设为与载波放大系统相同而设置的，在实际的放大动作时，不流过电流。因此，二极管D21以及D22不能抑制晶体管Q21以及Q2的温度特性。

[0179] 因此，基准电压输出电路Vref2设为具有消除晶体管Q21以及Q2的温度特性的特性。具体地，基准电压输出电路Vref2设为具有若温度上升则基准电压V31下降而若温度下降则基准电压V31上升这样的负的温度依赖性。由此，基准电压输出电路Vref2能够抑制晶体管Q21以及Q2的温度特性。

[0180] 如以上说明的那样，功率放大模块1A与功率放大模块1同样地，通过电子熔丝F能够抑制在多赫蒂放大器内也容易受到个体差异的影响的进行C级动作的峰值放大系统的特性的偏差。进而，功率放大模块1A还能够抑制基于峰值放大系统的温度的特性变动。

[0181] <第3实施方式>

[0182] 图13是示出第3实施方式的功率放大模块的电路结构的图。

[0183] 对于第3实施方式的功率放大模块1B的构成要素之中与第1或者第2实施方式相同的构成要素，标注相同的参照符号并省略说明。

[0184] 功率放大模块1B包含第1集成电路2B和第2集成电路3B。

[0185] 第1集成电路2B与第1实施方式的第1集成电路2(参照图5)相比较，还包含二极管DR1以及DR2。二极管DR1以及DR2各自例示的是将HBT进行了二极管连接的二极管。二极管DR1的阴极与二极管DR2的阳极电连接。

[0186] 二极管DR1以及DR2相当于本公开的“多个二极管”的一例。

[0187] 此外，第1集成电路2B与第1集成电路2相比较，不包含电容器CB2。电容器CB2有对晶体管Q21的发射极高效地施加高频信号RF2、促进晶体管Q21的接通阈值电压下降的作用，因此优选设置，但不是必须的，也可以没有。

[0188] 此外，第1集成电路2B与第1集成电路2相比较，不包含二极管D21以及D22。在第1实施方式中，二极管D21以及D22是为了在测试时将条件设为与载波放大系统相同而设置的，在实际的放大动作时，不流过电流。因此，第1集成电路2B省略了二极管D21以及D22。

[0189] 第2集成电路3B与第1实施方式的第2集成电路3(参照图5)相比较，还包含缓冲放大器AMP3以及AMP4、可变电阻VR2、电阻Rcont、开关SW3、基准电流输出电路Iref2和减法运算电路41。

[0190] 基准电流输出电路Iref2相当于本公开的“恒流输出电路”的一例。

[0191] 缓冲放大器AMP3将基于基准电压V21的电压V42输出至可变电阻VR2的一端。电压V42例示与基准电压V21相同，但本公开不限定于此。可变电阻VR2和电阻Rcont的串联电路对电压V42进行电阻分压，并输出电压V43。缓冲放大器AMP4输出基于电压V43的电压Voffset。电压Voffset例示与电压V43相同，但本公开不限定于此。电压Voffset相当于驱动载波放大器12的AB级(或者，A级或者B级)偏置和驱动峰值放大器13的C级偏置的偏置的差电压。电压Voffset为与基准电压V21相应的电压。

[0192] 基准电流输出电路Iref2将与电压V41相应的电流I41输出至二极管DR1的阳极。二极管DR1以及DR2的串联连接电路产生一定的电压V44。例如，若想要使二极管DR1以及DR2各自产生约1.3V的电压，则二极管DR1以及DR2的串联连接电路产生约2.6V的电压。

[0193] 减法运算电路41将电压V44与电压Voffset之差的电压V2输出至第1集成电路2B的端子B2。减法运算电路41例示使用了运算放大器41a的差动放大器。

[0194] 电压V44经由电阻41b而输入至运算放大器41a的同相输入端子。运算放大器41a的同相输入端子经由电阻41c而与基准电位电连接。电压Voffset经由电阻41d而输入至运算放大器41a的反相输入端子。运算放大器41a的反相输入端子经由电阻41e而与运算放大器41a的输出端子电连接。

[0195] 将电阻41d的电阻值设为R1，将电阻41e的电阻值设为R2，将电阻41b的电阻值设为R3，将电阻41c的电阻值设为R4。若设R1＝R3且R2＝R4，则电压V2用下述的式(1)表示。

[0196] V2＝R2/R1(V44‑Voffset)…(1)

[0197] 也就是说，减法运算电路41的增益成为R2/R1。减法运算电路41能够通过调整电阻R1至R4从而调整电压V2。

[0198] 第2实施方式的功率放大模块1A通过具备具有温度特性的基准电压输出电路Vref2，从而抑制了晶体管Q21以及Q2的温度特性。另一方面，本实施方式的功率放大模块1B通过在第1集成电路2B内具备二极管DR1以及DR2，并向二极管DR1以及DR2供给电流I41从而使其产生二极管2级份的电压。二极管DR1以及DR2和二极管D11以及D12形成在第1集成电路2B内。因此，能够期待二极管DR1以及DR2的电压与二极管D11以及D12的电压相同。

[0199] 与二极管D11以及D12具有若温度上升则电压下降而若温度下降则电压上升这样的温度特性同样地，二极管DR1以及DR2也具有若温度上升则电压下降而若温度下降则电压上升这样的温度特性。

[0200] 电流I41的电流值是与用可变电阻VR1和电阻阵列32的电阻分压电路对基准电压V21进行了调整的电压相应的电流值。电压Voffset的电压值是用缓冲放大器AMP3、可变电阻VR2和电阻Rcont的电阻分压电路、以及缓冲放大器AMP4对基准电压V21进行了调整的电压值。

[0201] 在将第1实施方式中说明的第2以及第3调整过程应用于功率放大模块1B的情况下，通过将开关SW3闭合(接通)从而将电压Voffset终止，使减法运算电路41作为缓冲放大器发挥动作。在该情况下，电压V2变得与二极管DR1以及DR2的电压、即二极管D11以及D12的电压相同。由此，功率放大模块1B能够使峰值放大系统与载波放大系统同样地动作，因此能够应用第2以及第3调整过程。

[0202] 如以上说明的那样，功率放大模块1B与功率放大模块1同样地，能够通过电子熔丝F抑制在多赫蒂放大器内也容易受到个体差异的影响的进行C级动作的峰值放大系统的特性的偏差。进而，功率放大模块1B能够比功率放大模块1A精度良好地抑制基于温度的特性变动。

[0203] <第4实施方式>

[0204] 图14是示出第4实施方式的功率放大模块的电路结构的图。

[0205] 对于第4实施方式的功率放大模块1C的构成要素之中与第1至第3实施方式相同的构成要素，标注相同的参照符号并省略说明。

[0206] 功率放大模块1C包含第1集成电路2C和第2集成电路3C。

[0207] 第1集成电路2C与第3实施方式的第1集成电路2B(参照图13)相比较，不包含二极管DR1以及DR2。

[0208] 第2集成电路3C与第3实施方式的第2集成电路3B(参照图13)相比较，还包含二极管DR1以及DR2。

[0209] 二极管DR1以及DR2相当于本公开的“多个二极管”的一例。

[0210] 也就是说，在第3实施方式的功率放大模块1B中，二极管DR1以及DR2形成在第1集成电路2B(化合物半导体基板的IC芯片)内。与之相对，在第4实施方式的功率放大模块1C中，二极管DR1以及DR2形成在第2集成电路3C(Si基板的IC芯片)内。

[0211] 形成在Si基板的IC芯片内的二极管DR1以及DR2具有与形成在化合物半导体基板的IC芯片的二极管D11以及D12相同的倾向的温度特性，但接通阈值电压的绝对值不同。因此，使得具有放大电压V44的功能的减法运算电路41产生电压V2。

[0212] 如以上说明的那样，功率放大模块1C与功率放大模块1同样地，能够通过电子熔丝F抑制在多赫蒂放大器内也容易受到个体差异的影响的进行C级动作的峰值放大系统的特性的偏差。进而，功率放大模块1C不会使第1集成电路2C与第2集成电路3C之间的连接布线数增加，能够比功率放大模块1A精度良好地抑制基于温度的特性变动。

[0213] <第5实施方式>

[0214] 图15是示出第5实施方式的功率放大模块的电路结构的图。

[0215] 对于第5实施方式的功率放大模块1D的构成要素之中与第1至第4实施方式相同的构成要素，标注相同的参照符号并省略说明。

[0216] 功率放大模块1D包含第1集成电路2C和第2集成电路3D。

[0217] 第2集成电路3D包含基准电压输出电路Vref、基准电流输出电路Iref和可变恒流输出电路31。此外，第2集成电路3D包含缓冲放大器AMP1、可变电阻VR1、电阻阵列32和缓冲放大器AMP2。此外，第2集成电路3D包含缓冲放大器AMP3、可变电阻VR2、电阻Rcont、缓冲放大器AMP4、开关SW3和减法运算电路41。

[0218] 可变恒流输出电路31相当于本公开的“恒流输出电路”的一例。

[0219] 在第3实施方式的功率放大模块1B(参照图13)中，第2集成电路3B基于设置在第1集成电路2B内的二极管DR1以及DR2的电压而输出了电压V2。另一方面，在本实施方式的功率放大模块1D中，第2集成电路3D基于第1偏置电路17内的二极管D11以及D12的电压来输出电压V2。

[0220] 缓冲放大器AMP1的输入端子与端子B1电连接。也就是说，被施加于缓冲放大器AMP1的电压V51为二极管D11以及D12的电压。

[0221] 缓冲放大器AMP1将基于电压V51的电压V52输出至可变电阻VR1的一端。可变电阻VR1和电阻阵列32的串联电路对电压V52进行电阻分压，并输出电压V53。缓冲放大器AMP2将基于电压V53的电压V54经由电阻41b而输出至运算放大器41a的同相输入端子。

[0222] 如以上说明的那样，功率放大模块1D与功率放大模块1同样地，能够通过电子熔丝F抑制在多赫蒂放大器内也容易受到个体差异的影响的进行C级动作的峰值放大系统的特性的偏差。进而，功率放大模块1D不会使第1集成电路2C与第2集成电路3D之间的连接布线数增加，能够比功率放大模块1C精度良好地抑制基于温度的特性变动。

[0223] <第6实施方式>

[0224] 图16是示出第6实施方式的功率放大模块的电路结构的图。

[0225] 对于第6实施方式的功率放大模块1E的构成要素之中与第1至第5实施方式相同的构成要素，标注相同的参照符号并省略说明。

[0226] 功率放大模块1E包含第1集成电路2E和第2集成电路3E。第1集成电路2E包含匹配电路61、DC截止电容器CD1、驱动放大器11、第3偏置电路62和匹配电路63。

[0227] 在匹配电路61，经由端子1a被输入高频输入信号RFin。高频信号RF1经由匹配电路61以及DC截止电容器CD1而供给至驱动放大器11内的晶体管QD1的基极。

[0228] 晶体管QD1的发射极与基准电位电连接。晶体管QD1的集电极经由扼流电感器L2而与电源电位Vcc电连接。晶体管QD1将对高频输入信号RFin进行了放大的高频信号RF6经由匹配电路63而输出至DC截止电容器C1以及移相器14。

[0229] 第3偏置电路62包含二极管DD1以及DD2、晶体管QDD和电阻RbiasD1。二极管DD1以及DD2各自例示的是被二极管连接的HBT。

[0230] 在二极管DD1的阳极，经由端子B3从第2集成电路3E被输入偏置电流(偏置电压)。二极管DD1的阴极与二极管DD2的阳极电连接。二极管DD2的阴极与基准电位电连接。二极管DD1以及DD2的串联连接电路产生一定的电压。

[0231] 二极管DD1以及DD2的串联连接电路的电压被输入至晶体管QDD的基极。晶体管QDD的集电极经由端子CQ31以及端子1d而与电源电位Vcbias2电连接。晶体管QDD的发射极经由电阻RbiasD1而与晶体管QD1的基极电连接。也就是说，晶体管QDD以及电阻RbiasD1被进行了发射极跟随连接。晶体管QD1的基极电流基于被施加于晶体管QDD的基极的电压来决定。

[0232] 像这样，用于向第3偏置电路62供给功率的端子1d与用于向第1偏置电路17以及第2偏置电路18供给功率的端子1c不同。因此，可抑制第3偏置电路62给第1偏置电路17内的晶体管Q11的集电极电流以及第2偏置电路18内的晶体管Q21的集电极电流的测定带来影响。
由此，功率放大模块1E能够精度良好地进行载波放大器12以及峰值放大器13的偏置的设定。

[0233] 另外，上述的实施方式用于使本发明容易理解，并非用于限定解释本发明。本发明能够在不脱离其主旨的情况下进行变更/改良，并且其等价物也包含于本发明。