[0001] 本公开涉及用于驱动显示装置的技术。

[0002] 一般而言，显示装置的显示面板被配置为以矩阵形式布置的多个像素，并且各像素包括诸如R(红)、G(绿)和B(蓝)等的子像素。另外，各子像素以与图像数据相对应的灰度来发射光并在显示面板上显示图像。

[0003] 这里，显示装置可以包括被称为“时序控制器”的数据处理装置和被称为“源极驱动器”的数据驱动装置，并且将图像数据从数据处理装置发送到数据驱动装置。将图像数据作为数字信号来发送，并且数据驱动装置将作为数字信号接收到的图像数据转换为模拟电压，并驱动各像素，即显示面板。

[0004] 如上所述，为了驱动显示面板，数据驱动装置必须从数据处理装置接收各种类型的信号。

[0005] 这里，数据驱动装置可以包括均衡器，该均衡器能够通过调节从数据处理装置接收到的信号来增强信号接收性能。

[0006] 数据驱动装置的均衡器能够以各种方式调节信号。例如，均衡器可以调节信号的幅度。具体地，均衡器可以通过将信号乘以预定增益来调节信号的幅度。

[0007] 这里，如果均衡器的增益过小，则信号的幅度可能被减小。在这种情况下，可能发生符号间干扰(ISI)等，因此可能降低数据驱动装置的信号接收性能。

[0008] 另一方面，如果均衡器的增益过大，则信号中包括的噪声分量可能被放大，这可能降低数据驱动装置的信号接收性能。

[0009] 如上所述，如果均衡器的增益不适当，则数据驱动装置的信号接收性能被劣化。因此，有必要始终适当地配置增益。

[0010] 传统上，由工程师手动确定用于适当地配置均衡器的增益的配置值，或者从信号发送装置(例如，数据处理装置等)单方面发送特定配置值，然后确定特定配置值。然而，这种传统方法可能需要超过了配置均衡器所需的精力，或者可能使配置均衡器的准确性劣化。

[0042] 图1是示出根据实施例的显示装置的配置的图。

[0043] 参照图1，显示装置100可以包括显示面板110、数据驱动装置120、栅极驱动装置130、以及数据处理装置140等。

[0044] 多个数据线DL和多个栅极线GL可以布置在显示面板110上，并且多个像素可以布置在显示面板110上。像素可以包括多个子像素SP。这里，子像素可以是R(红)、G(绿)、B(蓝)、以及W(白)等。可以将一个像素配置为RGB的子像素SP、RGBG的子像素SP、或RGBW的子像素SP等。在下文中，为了便于描述，将基于一个像素包括RGB的子像素的情况进行描述。

[0045] 数据驱动装置120、栅极驱动装置130和数据处理装置140是生成用于在显示面板110上显示图像的信号的装置。

[0046] 栅极驱动装置130可以向栅极线GL提供具有接通电压或关断电压的栅极驱动信号。当接通电压的栅极驱动信号被提供给子像素SP时，子像素SP连接到数据线DL。另外，当关断电压的栅极驱动信号被提供给子像素SP时，子像素SP和数据线DL之间的连接被释放。栅极驱动装置130可以称为“栅极驱动器”。

[0047] 数据驱动装置120可以通过数据线DL向子像素SP提供数据电压Vp。可以根据栅极驱动信号将提供给数据线DL的数据电压Vp提供给子像素SP。数据驱动装置120可以称为“源极驱动器”。

[0048] 数据驱动装置120可以包括至少一个集成电路，并且该至少一个集成电路可以通过带式自动接合(TAB)型或玻璃覆晶(COG)型连接到面板110的接合垫，或者可以直接形成在面板110上，并且根据实施例，可以通过集成在面板110上来形成集成电路。另外，数据驱动装置120可以通过薄膜覆晶(COF)型实现。

[0049] 数据处理装置140可以向栅极驱动装置130和数据驱动装置120提供控制信号。例如，数据处理装置140可以向栅极驱动装置130发送用于开始扫描的栅极控制信号GCS。另外，数据处理装置140可以将图像数据输出到数据驱动装置120。另外，数据处理装置140可以发送用于控制数据驱动装置120以向各子像素SP提供数据电压Vp的数据控制信号。数据处理装置140可以称为“时序控制器”。

[0050] 图2是示出根据实施例的系统的配置的图。

[0051] 参照图2，系统可以包括至少一个数据处理装置140和多个数据驱动装置120a、120b、120c和120d。

[0052] 数据处理装置140可以设置在第一印刷电路板(PCB)PCB1上。另外，数据处理装置140可以通过第一通信线LN1和第二通信线LN2连接到多个数据驱动装置120a、120b、120c和
120d。

[0053] 第一通信线LN1和第二通信线LN2可以经由第一PCB PCB1和第二PCB PCB2引导至多个数据驱动装置120a、120b、120c和120d。第一PCB PCB1和第二PCB PCB2可以通过由柔性材料制成的第一膜FL1连接，并且第一通信线LN1和第二通信线LN2可以通过第一膜FL1从第一PCB PCB1延伸到第二PCB PCB2。

[0054] 数据驱动装置120a、120b、120c和120d各自可以以薄膜覆晶(COF)的形式设置在第二膜FL2上。第二膜FL2可以是由用于将第二PCB PCB2与面板110连接的柔性材料制成的支持基板，并且第一通信线LN1和第二通信线LN2可以穿过第二膜FL2延伸到第二PCB PCB2上的数据驱动装置120a、120b、120c和120d中的各个。

[0055] 第一通信线LN1可以一对一地连接数据处理装置140和数据驱动装置120a、120b、120c和120d。

[0056] 另外，第二通信线LN2可以将数据驱动装置120a、120b、120c和120d彼此连接，或者可以在不与面板上的第一通信线LN1重叠的情况下将数据驱动装置120d连接到数据处理装置140。例如，第一数据驱动装置120a可以通过第二通信线LN2连接到第二数据驱动装置120b，并且第二数据驱动装置120b可以通过第二通信线LN2连接到第三数据驱动装置120c。
在这种情况下，第二数据驱动装置120b和第三数据驱动装置120c可以彼此连接到不同的第二PCB PCB2。因此，其间设置的第二通信线LN2可以穿过第二PCB PCB2、第一膜FL1和第一PCB PCB1，从而连接第二数据驱动装置120b和第三数据驱动装置120c。第三数据驱动装置
120c可以通过第二通信线LN2连接到第四数据驱动装置120d，并且第四数据驱动装置120d可以通过第二通信线LN2连接到数据处理装置140。

[0057] 如上所述，数据处理装置140以及数据驱动装置120a、120b、120c和120d可以通过第一通信线LN1和第二通信线LN2彼此通信。

[0058] 这里，数据处理装置140可以通过第一通信线LN1向数据驱动装置120a、120b、120c和120d发送图像数据。

[0059] 在实施例中，数据驱动装置120a、120b、120c和120d可以在从数据处理装置140接收图像数据之前使用从数据处理装置140发送的信号来自动优化均衡器的配置。

[0060] 另一方面，如图3中所示，数据处理装置140可以包括数据处理控制电路342、第一数据处理通信电路344和第二数据处理通信电路346。

[0061] 另外，数据驱动装置120可以包括数据驱动控制电路322、第一数据驱动通信电路324和第二数据驱动通信电路326。

[0062] 第一数据处理通信电路344和第一数据驱动通信电路324可以通过第一通信线LN1连接。另外，第一数据处理通信电路344可以通过第一通信线LN1向第一数据驱动通信电路324发送主通信信号MLP。

[0063] 第二数据处理通信电路346和第二数据驱动通信电路326可以通过第二通信线LN2连接。另外，第二数据驱动通信电路326可以通过第二通信线LN2向第二数据处理通信电路346发送辅助通信信号ALP。

[0064] 图4是示出根据实施例的第一数据驱动通信电路的配置的图。

[0065] 参照图4，第一数据驱动通信电路324即数据驱动装置120的第一通信电路324可以包括均衡器410、时钟恢复电路420、字节对齐(byte aligning)电路430和像素对齐(pixel aligning)电路440。

[0066] 均衡器410可以连接到第一通信线LN1，并且可以控制通过第一通信线LN1接收到的主通信信号MLP。

[0067] 具体地，当信号通过第一通信线LN1时，在主通信信号MLP中可能发生失真，这可能导致主通信信号MLP的高频分量的衰减(或脉冲散布(pulse dispersion))、以及符号间干扰(ISI，inter‑symbol interference)等。均衡器410可以在已经发生失真的主通信信号MLP中再现高频分量(或者可以从其中去除脉冲散布)，从而减少符号间干扰。

[0068] 均衡器410可以将调节后的主通信信号MLP发送到时钟恢复电路420、字节对齐电路430、和/或像素对齐电路440等，从而增强第一通信电路224的接收性能。

[0069] 均衡器410可以根据配置调节主通信信号MLP。

[0070] 例如，均衡器410可以根据所配置的增益确定主通信信号MLP中的放大量。换句话说，用于配置均衡器410的配置值可以包括用于配置均衡器410的增益的增益水平。

[0071] 均衡器410的配置值可以存储在数据处理装置140中。

[0072] 另外，当向显示装置100施加电力时，均衡器410的配置值等可以通过数据处理装置140的第一数据处理通信电路344发送到数据驱动装置120的第一数据驱动通信电路324。

[0073] 时钟恢复电路420可以通过主通信信号MLP接收时钟模式，并且可以根据时钟模式执行时钟训练。在这种情况下，时钟恢复电路420的时钟训练性能可能受到均衡器410对主通信信号MLP所进行的调节的影响。

[0074] 字节对齐电路430和像素对齐电路440可以根据链路数据训练诸如符号时钟和像素时钟等的链路时钟，并且可以根据链路时钟以字节为单位(例如，以符号为单位)对齐图像数据，而且可以以像素为单位对齐图像数据。这里，字节对齐电路430和像素对齐电路440的链路训练性能或链路恢复性能也可能受到均衡器410对主通信信号MLP进行的调节的影响。

[0075] 如上所述，第一数据驱动通信电路324的接收性能即时钟恢复电路420的时钟训练性能、以及字节对齐电路430和像素对齐电路440的链路训练性能或链路恢复性能可能受到均衡器410的配置的影响。

[0076] 这里，均衡器410通过第一通信线LN1接收到的主通信信号MLP根据第一通信线LN1的特性可能具有在其中发生的失真。

[0077] 另外，由于周围环境(例如，显示装置100内的温度升高、静电等)、以及第一通信线LN1的物理劣化等，第一通信线LN1的特性可能频繁地改变。因此，主通信信号MLP中的信号失真形式也可能频繁地改变。

[0078] 如上所述，如果主通信信号MLP中的信号失真形式频繁地改变，则还必须频繁地改变均衡器410的配置以符合所改变的信号失真形式。

[0079] 关于这一点，在实施例中，均衡器410的配置可以通过以下配置自动进行。

[0080] 图5和图6是示出根据实施例的第一通信电路中的均衡器的配置的信号序列的图。

[0081] 首先，参照图5，当驱动电压VCC被提供给数据处理装置140和数据驱动装置120时，数据处理装置140的第一数据处理通信电路344可以在预定时间内(例如，在图5中的命令模式下)将第二协议信号PS2发送到数据驱动装置120的第一数据驱动通信电路324。

[0082] 在发送第二协议信号PS2之后，第一数据处理通信电路344可以发送第一协议信号PS1。例如，第一数据处理通信电路344可以在图5中的自动训练模式下发送第一协议信号PS1。

[0083] 这里，第二协议信号PS2或第一协议信号PS1是通过第一通信线LN1发送的一种主通信信号MLP，并且可以基于第二通信协议和第一通信协议在数据处理装置140和数据驱动装置120之间调整。

[0084] 另外，第一协议信号PS1的通信频率可以是第二协议信号PS2的通信频率的十倍或十倍以上。根据该特性，第一协议信号PS1可以被分类为高速数据通信协议，以及第二协议信号PS2可以被分类为低速数据通信协议。

[0085] 由于高速数据通信可能具有比低速数据通信高的数据丢失率，因此第一数据处理通信电路344可以通过第二协议信号PS2，向第一数据驱动通信电路324发送高速数据通信所需的、数据驱动装置120的各种配置信息。

[0086] 换句话说，数据处理装置140可以通过具有低数据丢失率的低速数据通信，向数据驱动装置120发送高速数据通信所需的、数据驱动装置120的各种配置信息，从而使得数据驱动装置120能够准确地接收配置信息。

[0087] 在实施例中，数据处理装置140的数据处理控制电路342可以存储多个均衡器(EQ)配置信息，并且可以控制第一数据处理通信电路344。这里，可以通过对频繁改变的主通信信号MLP的信号失真进行多次实验来确定多个EQ配置信息的值。

[0088] 第一数据处理通信电路344可以在数据处理控制电路342的控制下生成包括多个EQ配置信息的第二协议信号PS2。

[0089] 另外，第一数据处理通信电路344可以在图5中的CFG数据区间中向第一数据驱动通信电路324发送包括多个EQ配置信息的第二协议信号PS2。在下文中，包括多个EQ配置信息的第二协议信号PS2将被称为“第一数据信号”。

[0090] 在实施例中，多个EQ配置信息可以包括均衡器410的彼此不同的多个增益水平。例如，在多个EQ配置信息是第一EQ配置信息和第二EQ配置信息的情况下，第一EQ配置信息可以包括第一增益水平，并且第二EQ配置信息可以包括与第一增益水平不同的第二增益水平。多个EQ配置信息各自还可以包括均衡器410的抽头系数。

[0091] 另一方面，通过第一通信线LN1连接到第一数据处理通信电路344的第一数据驱动通信电路324可以通过第二通信协议接收第一数据信号。另外，数据驱动控制电路322可以将多个EQ配置信息存储在辅助存储介质(例如，寄存器等)中。

[0092] 这里，除了多个EQ配置信息之外，第一数据信号还可以包括与EQ配置信息的数量有关的信息。例如，在存在8个EQ配置信息的情况下，与数量有关的信息可以是“8”。另外，第一数据信号还可以包括默认EQ配置信息、加扰信息、以及线极性信息等。

[0093] 数据驱动控制电路322还可以将与EQ配置信息的数量有关的信息存储在辅助存储介质中，并且可以使用第一数据信号将均衡器410配置为默认。另外，可以配置用于高速数据通信的其它电路部件。这里，默认EQ配置信息可以包括用于高速数据通信的均衡器410的默认增益水平，并且加扰信息可以包括用于指示当数据处理装置140将数据发送到数据驱动装置120时数据是否被加扰的信息。另外，线极性信息可以包括用于指示像素中第一条线的极性的信息。

[0094] 另一方面，在完成第一数据信号的发送和接收之后，即在CFG数据区间结束之后，第一数据处理通信电路344可以在CFG完成(done)区间中在数据处理控制电路342的控制下向第一数据驱动通信电路324发送包括结束消息的第二协议信号PS2。这里，结束消息可以是用于指示终止第二协议信号PS2的通信的消息，并且数据驱动控制电路322可以识别从第一数据驱动通信电路324接收到的第二协议信号PS2中的结束消息，并可以根据第二协议(低速数据通信协议)终止通信。

[0095] 另一方面，在CFG数据区间之前的前导(preamble)区间中，第二协议信号PS2可以包括低速数据通信时钟信号，并且数据驱动装置120即第一数据驱动通信电路324可以使用低速数据通信时钟信号来执行针对低速数据通信的时钟的训练。

[0096] 这里，辅助通信信号ALP可以维持在低电平，直到针对低速数据通信时钟的时钟训练完成为止，并且可以在该时钟训练完成时改变为高电平。换句话说，在供给了驱动电压VCC之后，第二数据驱动通信电路326可以在数据驱动控制电路322的控制下将辅助通信信号ALP维持在低电平，并且可以在前导区间中在完成针对低速数据通信时钟的时钟训练时将辅助通信信号ALP切换到高电平。另外，第一数据处理通信电路344可以在辅助通信信号ALP改变为高电平之后发送第一数据信号。这里，辅助通信信号ALP可以称为“锁定信号”，并且可以通过图2中的第二通信线LN2发送到第二数据处理通信电路346。

[0097] 如果在内部状态下存在异常，或者如果在将辅助通信信号ALP改变为高电平之后发生计划外的通信错误，则数据驱动控制电路322可以将辅助通信信号ALP改变为低电平。例如，如果在CFG数据区间或CFG完成区间中未接收到信号或时钟被破坏，则数据驱动装置
120可以将辅助通信信号ALP改变为低电平。

[0098] 如上所述，在数据处理装置140和数据驱动装置120之间的低速数据通信终止之后，第一数据处理通信电路344可以生成作为第一协议信号的EQ训练信号，并且可以通过第一通信线LN1将EQ训练信号发送到第一数据驱动通信电路324。这里，第一数据处理通信电路344可以在多个时间区间(EQ训练区间)期间发送EQ训练信号。

[0099] 在实施例中，如图5中所示，EQ训练信号可以包括每个时间区间重复的训练序列。另外，训练序列可以被配置为具有预定电平(例如，高电平)的空白信号H、设置在空白信号(blank signal)的末尾处的EQ时钟训练信号EQCP、以及设置在EQ时钟训练信号EQCP的末尾处的EQ测试信号EQTP。这里，空白信号H可以是用于将各时间区间区分开的信号。

[0100] EQ测试信号EQTP可以包括伪随机二进制序列(PRBS)模式。这里，PRBS模式可以实现为PRBS7模式、PRBS9模式、以及PRBS10模式等。

[0101] EQ测试信号EQTP可以包括通过DC平衡码方法所编码的测试数据。这里，通过DC平衡码方法所编码的测试数据可以包括具有相同数量的“0”和“1”的多个码组。

[0102] 第一数据驱动通信电路324可以在多个时间区间期间接收EQ训练信号。这里，EQ训练信号在通过第一通信线LN1时可能具有失真。

[0103] 当第一数据驱动通信电路324接收到EQ训练信号时，数据驱动控制电路322可以在多个时间区间期间根据多个EQ配置信息按每个时间区间改变均衡器410的配置。这里，数据驱动控制电路322可以针对多个时间区间中的各个时间区间，通过改变均衡器410的配置来评估第一数据驱动通信电路324的针对EQ训练信号的接收性能。

[0104] 另外，可以根据各时间区间的评估结果从多个EQ配置信息中选择最优配置信息。

[0105] 例如，如果存在N个时间区间(其中N是自然数)，并且如果EQ训练信号包括第一训练序列到第N训练序列，则第一数据驱动通信电路324可以在第一时间区间中接收第一训练序列。在这种情况下，在第一数据驱动通信电路324接收第一训练序列的空白信号H的区间TEQ_Setup中，数据驱动控制电路322可以使用多个EQ配置信息中的第一EQ配置信息来配置均衡器410。

[0106] 此后，第一数据驱动通信电路324可以在接收到第一训练序列的EQ时钟训练信号EQCP的区间TEQ_CT中执行用于测试均衡器410的时钟训练。这里，时钟训练可以由时钟恢复电路420执行。

[0107] 已经通过时钟训练恢复时钟的第一数据驱动通信电路324可以通过使用第一EQ配置信息所配置的均衡器410来接收EQ测试信号EQTP，并且可以恢复EQ测试信号EQTP中的数据。这里，数据恢复可以由字节对齐电路430和像素对齐电路440执行。

[0108] 如果EQ测试信号EQTP包括PRBS模式，则数据驱动控制电路322可以在EQ测试信号EQTP的接收时间TEQ_Test期间检查所恢复的数据中包括的PRBS模式是否与先前存储的比特流匹配，并且可以据此来识别EQ测试信号EQTP的误比特率。

[0109] 如果EQ测试信号EQTP包括以DC平衡码方法所编码的测试数据，则数据驱动控制电路322可以在EQ测试信号EQTP的接收时间TEQ_Test期间识别所恢复的数据的码组中的“0”和“1”的数量，并且可以据此来识别EQ测试信号EQTP中是否存在数据错误。这里，DC平衡码方法可以是8B10B编码/解码方法。

[0110] 数据驱动控制电路322可以通过如上所述的EQ测试信号的误比特率或与EQ测试信号中是否存在数据错误有关的信息来针对第一EQ配置信息评估第一数据驱动通信电路324的接收性能。

[0111] 在第一训练序列完成之后，第一数据驱动通信电路324可以在第二时间间隔中接收第二训练序列。

[0112] 当第一数据驱动通信电路324接收到第二训练序列的空白信号H时，数据驱动控制电路322可以识别出第二时间区间开始，并且可以使用多个EQ配置信息中的第二EQ配置信息来配置均衡器410。换句话说，可以将被配置为第一EQ配置信息的均衡器410改变为被配置为第二EQ配置信息。

[0113] 第一数据驱动通信电路324可以在第二训练序列的空白信号接收区间中对在第一训练序列中恢复的时钟进行初始化。

[0114] 此后，第一数据驱动通信电路324和数据驱动控制电路322可以使用第二训练序列的EQ时钟训练信号和EQ测试信号来执行时钟再训练，并执行对第一数据驱动通信电路324的接收性能的评估。

[0115] 如上所述，如果在各训练序列中通过空白信号H对时钟进行初始化，则在各训练序列中时钟恢复性能可以相等，因此可以更准确地执行第一数据驱动通信电路324的接收性能的评估。

[0116] 另一方面，当通过第一数据驱动通信电路324执行时钟初始化和时钟再训练时，可以将从第二数据驱动通信电路326发送到第二数据处理通信电路346的锁定信号维持在现有电平(例如，高电平)。

[0117] 一般而言，当第一数据驱动通信电路324对时钟进行初始化时，锁定信号从高电平改变为低电平。这里，如上所述，如果针对多个时间区间中的各个时间区间执行时钟初始化和时钟再训练，则还必须针对各时间区间改变锁定信号的电平。在这种情况下，锁定信号的电平的频繁改变可能增加在发送锁定信号时发生错误的可能性。因此，在实施例中，锁定信号的电平可以维持在现有电平(例如，高电平)，而与上述时钟初始化和时钟再训练无关，从而减少在发送锁定信号时发生错误的可能性。

[0118] 数据驱动控制电路322可以通过针对多个时间区间中的各个时间区间重复执行上述处理来针对多个EQ配置信息中的各个EQ配置信息评估第一数据驱动通信电路324的接收性能。

[0119] 另外，数据驱动控制电路322可以从多个EQ配置信息中选择能够实现最优接收性能的EQ配置信息作为最优EQ配置信息，并且可以根据最优EQ配置信息完成均衡器410的配置。

[0120] 数据驱动控制电路322可以通过先前存储的与EQ配置信息的数量有关的信息来识别时间区间的数量。换句话说，数据驱动控制电路322可以通过与EQ配置信息的数量有关的信息来识别EQ训练信号中所包括的训练序列的重复次数。

[0121] 例如，如果与EQ配置信息的数量有关的信息是“8”，则数据驱动控制电路322可以识别时间区间的数量，即可以识别出图5中所示的训练序列重复8次。因此，数据驱动控制电路322可以根据多个均衡器配置信息针对八个时间区间中的各个时间区间来改变均衡器410的配置，并且然后可以终止改变均衡器410的配置的操作。

[0122] 在EQ测试信号EQTP包括PRBS模式的情况下，数据驱动控制电路322可以从多个时间区间中选择与具有最小误比特率(bit error rate)的时间区间相对应的EQ配置信息作为最优EQ配置信息。

[0123] 在EQ测试信号EQTP包括通过DC平衡码方法所编码的测试数据的情况下，数据驱动控制电路322可以从多个时间区间中选择与在测试数据中发生的错误的数量最少的时间区间相对应的EQ配置信息作为最优EQ配置信息。

[0124] 如上所述，当数据驱动装置120根据最优EQ配置信息完成均衡器410的配置时，数据处理控制电路342可以处理图像数据，并且可以通过第一数据处理通信电路344将图像数据发送到第一数据驱动通信电路324。

[0125] 换句话说，数据处理装置140和数据驱动装置120可以执行通信(显示模式)以接收图像数据。

[0126] 在上面，已经描述了包括按每个时间区间重复EQ训练信号的训练序列的配置，即按每个时间区间重复空白信号、EQ训练信号和EQ测试信号的配置。

[0127] 在下文中，将描述EQ训练信号包括一个空白信号、一个EQ时钟训练信号和一个EQ测试信号的配置。

[0128] 参照图6，如上所述，在数据处理装置140和数据驱动装置120之间的低速数据通信终止之后，第一数据处理通信电路344可以生成作为第一协议信号的EQ训练信号，并且可以通过第一通信线LN1将EQ训练信号发送到第一数据驱动通信电路324。这里，第一数据处理通信电路344可以在多个时间区间(EQ训练区间)期间发送EQ训练信号。

[0129] 在实施例中，如图6所示，EQ训练信号可以被配置为具有预定电平(例如，高电平)的空白信号H、设置在空白信号H的末尾处的EQ时钟训练信号EQCP和设置在EQ时钟训练信号EQCP的末尾处的EQ测试信号EQTP。

[0130] 在图5中，EQ训练信号具有对于多个时间区间中的各个时间区间重复空白信号H、EQ时钟训练信号EQCP和EQ测试信号EQTP的模式，而在图6中，EQ训练信号可以被配置成使得空白信号H持续第一时间TIDLE，然后EQ时钟训练信号EQCP持续第二时间TEQ_CT，并且EQ测试信号EQTP持续第三时间TEQ_T。

[0131] 换句话说，在实施例中，代替按每个时间区间重复EQ训练序列的模式，EQ训练信号可以具有包括一个EQ训练序列的模式。

[0132] 这里，第三时间TEQ_TEST_1至TEQ_TEST_N可以比第一时间TIDLE和第二时间TEQ_CT长。

[0133] 在图6中，EQ测试信号EQTP还可以包括伪随机二进制序列(PRBS)模式。

[0134] 另外，EQ测试信号EQTP可以包括通过DC平衡码方法所编码的测试数据。

[0135] 另一方面，当第一数据驱动通信电路324接收到EQ训练信号时，数据驱动控制电路322可以在第三时间TEQ_T开始时或之后根据多个EQ配置信息改变均衡器410的配置。这里，数据驱动控制电路322可以存储单位时间区间信息，并且可以通过将与EQ配置信息的数量有关的信息乘以单位时间区间信息来预先确定第三时间。

[0136] 另外，数据驱动控制电路322可以将第三时间细分为多个时间区间。

[0137] 例如，如果与EQ配置信息的数量有关的信息是“8”，并且如果单位时间区间信息是5ms，则数据驱动控制电路322可以确定第三时间为40ms。

[0138] 另外，数据驱动控制电路322可以将第三时间细分为八个时间区间。

[0139] 此后，数据驱动控制电路322可以针对多个时间区间TEQ_TEST_1至TEQ_TEST_N中的各个时间区间根据多个EQ配置信息来改变均衡器410的配置。这里，数据驱动控制电路322可以通过针对各时间区间改变均衡器410的配置来评估第一数据驱动通信电路324的针对EQ训练信号的接收性能。

[0140] 另外，数据驱动控制电路322可以根据针对各时间区间的评估结果从多个EQ配置信息中选择最优EQ配置信息。

[0141] 例如，如果EQ训练信号包括第一时间TIDLE、第二时间TEQ_CT和第三时间TEQ_T，并且如果第三时间被分割为第一个时间区间TEQ_TEST_1至第N个时间区间TEQ_TEST_N，则第一数据驱动通信电路324可以在第一时间TIDLE期间接收空白信号H。数据驱动控制电路322可以在第一时间TIDLE期间维持空闲状态。

[0142] 此后，第一数据驱动通信电路324可以在第二时间TEQ_CT期间接收EQ时钟训练信号EQCP，并且可以执行用于测试均衡器410的时钟训练。这里，时钟训练可以通过时钟恢复电路420执行。

[0143] 另外，第一数据驱动通信电路324可以在第三时间TEQ_T期间接收EQ测试信号EQTP。

[0144] 这里，数据驱动控制电路322可以在第一个时间区间TEQ_TEST_1开始的时间处使用多个EQ配置信息中的第一EQ配置信息来配置均衡器410。

[0145] 另外，第一数据驱动通信电路324可以在第一个时间区间TEQ_TEST_1期间通过使用第一EQ配置信息配置的均衡器410接收EQ测试信号EQTP，并且可以根据EQ测试信号EQTP恢复数据。这里，数据恢复可以由字节对齐电路430和像素对齐电路440执行。

[0146] 在EQ测试信号EQTP包括PRBS模式的情况下，数据驱动控制电路322可以检查针对第一个时间区间TEQ_TEST_1的恢复数据中包括的PRBS模式是否与先前存储的比特流匹配，并且可以据此来识别针对第一个时间区间TEQ_TEST_1期间接收到的EQ测试信号EQTP的误比特率。

[0147] 如果EQ测试信号EQTP包括以DC平衡码方法所编码的测试数据，则数据驱动控制电路322可以在第一个时间区间TEQ_TEST_1期间识别所恢复的数据的码组中的“0”和“1”的数量，并且可以据此来识别在第一个时间区间TEQ_TEST_1期间接收到的EQ测试信号EQTP中是否存在数据错误。这里，DC平衡码方法可以是8B10B编码/解码方法。

[0148] 数据驱动控制电路322可以通过如上所述的EQ测试信号的误比特率或与EQ测试信号中是否存在数据错误有关的信息来针对第一EQ配置信息评估第一数据驱动通信电路324的接收性能。

[0149] 在经过第一个时间区间TEQ_TEST_1之后，数据驱动控制电路322可以在第二个时间区间TEQ_TEST_2开始的时间处使用第二EQ配置信息来配置均衡器410。

[0150] 另外，第一数据驱动通信电路324可以在第二个时间区间TEQ_TEST_2期间通过使用第二EQ配置信息所配置的均衡器410接收EQ测试信号，并且可以根据EQ测试信号EQTP恢复数据。

[0151] 在EQ测试信号EQTP包括PRBS模式的情况下，数据驱动控制电路322可以检查第二个时间区间TEQ_TEST_2的恢复数据中包括的PRBS模式是否与先前存储的比特流匹配，并且可以据此来识别针对第二个时间区间TEQ_TEST_2期间接收到的EQ测试信号EQTP的误比特率。

[0152] 如果EQ测试信号EQTP包括以DC平衡码方法所编码的测试数据，则数据驱动控制电路322可以在第二个时间区间TEQ_TEST_2期间识别所恢复的数据的码组中的“0”和“1”的数量，并且可以据此来识别在第二个时间区间TEQ_TEST_2期间接收到的EQ测试信号EQTP中是否存在数据错误。

[0153] 数据驱动控制电路322可以通过如上所述的EQ测试信号的误比特率或与EQ测试信号中是否存在数据错误有关的信息来针对第二EQ配置信息评估第一数据驱动通信电路324的接收性能。

[0154] 数据驱动控制电路322可以通过针对从第三时间TEQ_T细分的各区间重复执行上述处理来针对多个EQ配置信息中的各个EQ配置信息来评估第一数据驱动通信电路324的接收性能。

[0155] 另外，数据驱动控制电路322可以从多个EQ配置信息中选择能够实现最优接收性能的EQ配置信息作为最优EQ配置信息，并且可以根据最优EQ配置信息完成均衡器410的配置。

[0156] 数据驱动装置120(其已经如上所述根据最优EQ配置信息完成了均衡器410的配置)可以执行用于从数据处理装置140接收图像数据的通信(显示模式)。

[0157] 如上所述，当向显示装置100施加电力时，数据驱动装置120可以通过根据多个EQ配置信息来针对各时间区间改变均衡器410的配置，来评估针对EQ训练信号的接收性能，并且可以使用多个EQ配置信息中的能够实现最优接收性能的EQ配置信息来配置均衡器410。因此，当施加电力时，可以根据主通信信号MLP的信号失真形式来自动优化均衡器410的配置，其中主通信信号MLP的信号失真形式根据第一通信线LN1的特性而改变。

[0158] 另一方面，在实施例中，当数据处理装置140和数据驱动装置120发送和接收第二协议信号PS2时，可以预先确定第二协议信号PS2的通信频率即低速数据通信的通信频率。

[0159] 另外，作为数据驱动装置120的内部电路的时钟恢复电路420可以被配置为符合第二协议信号PS2的通信频率。

[0160] 另一方面，第一协议信号PS1的通信频率即高速数据通信的通信频率可以不是预先确定的。

[0161] 因此，在发送和接收作为第一协议信号PS1的EQ训练信号之前，数据处理装置140和数据驱动装置120可以通过图7中所示的预时钟训练(Pre‑clock training)区间将内部电路配置成符合第一协议信号PS1的通信频率。

[0162] 具体地，数据处理装置140可以在预时钟训练区间期间向数据驱动装置120发送包括训练时钟模式TR_CLK的第一协议信号PS1。在下文中，在预时钟训练区间期间发送到数据驱动装置120的第一协议信号PS1将被称为“通信信号”。

[0163] 数据驱动装置120可以将预时钟训练区间细分为多个时间区间(例如，图7中的T1至Tn)，并且通过针对各细分时间区间改变时钟恢复电路420中所包括的振荡器(未示出)的配置值来针对通信信号中所包括的训练时钟模式TR_CLK执行训练。

[0164] 另外，数据驱动装置120可以根据训练时钟模式TR_CLK的训练结果来选择最优配置值，并且可以使用该最优配置值来配置振荡器(未示出)。振荡器(未示出)的配置值可以包括振荡器(未示出)的参考电流值、参考电压值和增益中的任何一个。

[0165] 这里，振荡器(未示出)是根据通信频率改变特性的电路，并且如果振荡器(未示出)的参考电流、参考电压和增益中的任何一个改变，则从振荡器(未示出)输出的振荡信号的频率也可能改变。

[0166] 该振荡信号可以用于训练时钟模式TR_CLK的训练。

[0167] 因此，在实施例中，振荡器(未示出)可以通过上述配置使用最优配置值来配置，因此时钟恢复电路420可以以符合第一协议信号PS1的通信频率的方式操作。

[0168] 在下文中，将描述配置数据驱动装置120中的均衡器410的处理。

[0169] 图8是示出根据实施例的用于配置数据驱动装置中的均衡器的处理的流程图。

[0170] 参照图8，当驱动电压VCC被供给至数据处理装置140和数据驱动装置120时，数据驱动装置120可以从数据处理装置140接收第一数据信号(S810)，该第一数据信号是包括多个EQ配置信息的第二协议信号PS2。这里，多个EQ配置信息可以包括均衡器410的彼此不同的增益水平，并且第一数据信号可以通过第一通信线LN1发送。另外，第一数据信号还可以包括与EQ配置信息的数量有关的信息。

[0171] 数据驱动装置120可以存储第一数据信号中所包括的多个EQ配置信息(S820)。

[0172] 此后，数据驱动装置120可以从数据处理装置140接收作为第一协议信号PS1的EQ训练信号(S830)。这里，EQ训练信号可以包括如图5中所示的按每个时间区间重复的训练序列，并且训练序列可以被配置为具有预定电平(例如，高电平)的空白信号H、设置在空白信号的末尾处的EQ时钟训练信号EQCP、以及设置在EQ时钟训练信号EQCP的末尾处的EQ测试信号EQTP。

[0173] 另外，如图6所示，EQ训练信号可以被配置为具有预定电平(例如，高电平)的空白信号H、设置在空白信号H的末尾处的EQ时钟训练信号EQCP、以及设置在EQ时钟训练信号EQCP的末尾处的EQ测试信号EQTP。

[0174] 数据驱动装置120可以根据多个EQ配置信息按每个预定时间区间改变均衡器410的配置，并且可以按每个预定时间区间评估EQ训练信号的接收性能(S840和S850)。这里，在EQ训练信号包括训练序列的情况下，数据驱动装置120可以在最初接收到EQ训练信号的时间处或之后改变均衡器410的配置。

[0175] 另外，在EQ训练信号包括一个空白信号H、一个EQ时钟训练信号EQCP和一个EQ测试信号EQTP的情况下，数据驱动装置120可以在接收到EQ测试信号EQTP的时间处或之后改变均衡器410的配置。

[0176] 数据驱动装置120可以重复步骤S840和S850，直到EQ训练信号的接收终止为止(S860)。

[0177] 当终止对EQ训练信号的接收时，数据驱动装置120可以根据针对各时间区间的评估结果从多个EQ配置信息中选择最优EQ配置信息(S870)。

[0178] 此后，数据驱动装置120可以使用最优EQ配置信息来配置均衡器(S880)。据此，数据驱动装置120可以适当地抵消通过第一通信线LN1发送的主通信信号MLP的信号失真。

[0179] 相关申请的交叉引用

[0180] 本申请要求于2020年4月29日提交的韩国专利申请10‑2020‑0052575的优先权，通过引用将其全部内容合并于此。