[0003] 本文描述的主题一般地涉及叠层磁芯。更具体地，本文描述的主题涉及图案化磁芯、制造图案化磁芯的方法以及使用图案化磁芯的电气设备。

[0004] 通常，导电的磁性材料表现出与它们的非导电对应物相比而言优异的磁性性能；然而，在其中材料的趋肤深度(skin depth)小于磁性材料厚度的高工作频率(例如，在DC‑DC转换器、电池充电器和手持设备中使用的典型的0.1‑10MHz频率以及在具有集成磁性的未来的芯片上电力系统(PwrSOC)中可以利用的更高频率(10‑100MHz))下，大量的涡流损耗限制了这些材料的使用。通过产生具有极低电导率的层间层的微米或亚微米厚的薄磁性合金片材(“叠层”)的堆叠，即使在MHz频率下，叠层合金体内的涡流损耗也可以被抑制；这种常规的绝缘叠层对于实现高工作频率的磁性材料是理想的。

[0005] 由于在一些叠层技术中使用的层间绝缘材料具有非零电导率，通过层间绝缘体的电流的泄露引起的变化的涡流分布可以导致非定域化的涡流损耗。鉴于这些问题，存在在期望的工作频率下将这种叠层芯的非定域化涡流损耗抑制到所期望的水平(例如，与层内涡流损耗相比可忽略)的需要。

[0020] 导电软磁性金属合金表现出与它们的诸如铁氧体材料之类的非导电对应物相比而言优异的磁性性能(例如，较高的饱和磁通密度和较低的矫顽力)。理想地，在高频(例如，>3MHz)下操作厚金属芯将使得许多应用(例如，DC‑DC转换器)中的电感器和变压器能够进一步小型化。然而，在这样的频率下，金属材料的趋肤深度通常在几微米的量级上。在厚(即，比趋肤深度厚得多)的芯内，将只在材料的“表皮”内感应出磁通，而产生通过材料体的大的涡流损耗。这个问题可以在叠层芯中被解决。

[0021] 图1A示出了包括薄的电绝缘磁层的叠层芯的示例，其个体磁层(即，磁层之间的绝缘层)的厚度(tm)小于磁性材料的趋肤深度。个体层间绝缘层的厚度(tp)被适当地选择，使得叠层芯是紧凑的。当层间绝缘体完全电绝缘并且假定位移电流可被忽略时，芯的总涡流损耗为个体磁层内产生的层内涡流损耗(Pe,i)之和。

[0022] 我们称这个理论模型为“分立层模型”。图1B图示了参考示例叠层芯的分立层模型。通过堆叠适当数量的磁层，可以实现所期望水平的区域(areal)磁能存储能力，同时这些涡流损耗被完全地抑制到磁滞损耗(即，由于芯的磁化而产生的本征损耗)的水平。

[0023] 实现这样的具有微尺度个体层厚度的完美绝缘的叠层芯不是微不足道的。利用磁性和绝缘材料的逐层物理气相沉积来实现具有高度绝缘的层间的叠层芯；然而，其缓慢的沉积速率和(所制造材料的)高内建应力限制了可实现的总叠层芯厚度和可制造性。电沉积是实现厚金属磁性材料的可扩展方法；然而，连续电沉积金属磁性材料和完全绝缘材料的交替层是不可行的，因为沉积只发生在导电表面上。

[0024] 于2016年5月26日提交的美国专利申请No.62/341,826提出了一种基于具有中间电导率范围的层间绝缘材料的叠层方法，该叠层方法结合了电沉积的可扩展性和叠层结构内的有效涡流抑制。美国专利申请No.62/341,826整体通过引用并入在此。如果所选择的层间材料是足够导电性的以允许磁性材料的电化学沉积，同时也是足够电阻性的以抑制涡流损耗，则可以实现可扩展的、可制造的交替磁层和层间层的连续、顺序的电化学沉积，并实现针对高频叠层芯的CMOS兼容方法。

[0025] 然而，由于层间绝缘材料具有非零电导率，因此在设计具有这种不完美的层间绝缘的叠层芯时，应该考虑因电流通过层间绝缘体的泄漏而引起的变化的涡流分布；我们称这些具有不完美的层间绝缘的芯为“漏”芯。我们假定由漏芯产生的总涡流损耗(Pe)是层内涡流损耗(Pe,i，根据分立层模型计算)与代表从多个磁层当中流动的涡流所产生的损耗的“非定域化损耗”Pe,d的叠加。

[0026] 本说明书描述了一种芯图案化方法，在所期望的工作频率下，该芯图案化方法通过提供路径来将这种漏叠层芯的非定域化涡流损耗抑制到所期望的水平(例如，与层内涡流损耗相比可忽略)，来增强先前论证的芯叠层技术。

[0027] 部分绝缘的叠层芯的截止频率fc(即工作频率(f)的上届)可以被定义为这样的频率，超过该频率时芯的总涡流损耗(Pe)超过其材料固有磁滞损耗(Ph)。

[0028] f＜fc

[0029] 超过这个频率时，通常随f1.5‑f2的变化而变化的总涡流损耗Pe将关于通常随f‑f1.5的变化而变化的磁滞损耗占主要地位。在截止频率处，漏叠层芯(ETH)中的总涡流损耗与总磁滞损耗的比率可以被计算为：

[0030]

[0031] 其中，σm和μm分别是磁性材料的电导率和磁导率，S是磁性材料的磁滞回线的形状因子，rmp是磁层的电导率(σm)与绝缘层的电导率(σp)的比率即rmp＝σm/σp，w是芯的宽度，tm是磁层的个体厚度，以及γ是填充因子，即，叠层芯中的磁性材料的体部分；根据其中叠层芯被认为是具有无限小的薄的个体磁层和层间层的电各向异性的同质材料的同质化模型(图1C中图示的)来计算非定域化功率损耗(Pe,d)。我们可以按期望选择足够小的ETH。

[0032] 注意的是，方程的第一项对应于Pe,d/Ph并且第二项对应于Pe,i/Ph。当Pe,i/Ph被固定(即，固定的tm)于适当的水平时，较小的w和/或较高的rmp将进一步减少非定域化涡流损耗，并且因此使得芯能够在更高的频率(对应于更高的fc)下操作。即使材料电导率rmp是固定的，但当w足够小时，非定域化涡流可以被抑制到可接受的水平(例如，Pe,d＝Pe,i)。通常，叠层芯的体由功率处理约束来限定；因此，当我们限制芯宽度以满足所期望的非定域化涡流损耗与层内涡流损耗的比率(Pe,d/Pe,i)时，芯的总厚度(T)需要超过一定程度。尽管具有较小宽度的较厚的芯表现出与它们的对应物(较小的总厚度和较大的宽度)相比而言较少的非定域化涡流损耗，但由于制造限制，可实现的芯的总厚度可能被限制。

[0033] 图2A示出了未图案化磁芯。图2B示出了包括两个子芯即第一子芯202和第二子芯204的图案化磁芯200。第一子芯202和第二子芯204被间隙206分隔开。图案化磁芯200可以包括用于将两个子芯保持在适当位置同时将间隙206保持在指定距离的结构。

[0034] 第一子芯202和第二子芯204中的每个包括磁层和以交替方式设置在磁层之间的层间层。例如，第一子芯202包括磁层208a‑208d和层间层210a‑210c。磁层和层间层可以是例如平面的形状，并且第一子芯202和第二子芯204可以被定向为使得来自第一子芯202的层与来自第二子芯204的对应层大体上共面。

[0035] 通常，图案化磁芯包括(n)数目的电隔离子芯，这些子芯的个体宽度(即，子芯宽度ws)是w/n，如图2B中所描绘的。如果子芯之间的间隙被设计为使得子芯被电隔离同时由于间隙的存在而导致的填充因子的减小被最小化，则图案化叠层芯可以拥有大的总宽度以及在个体子芯内的受抑制的非定域化涡流损耗。

[0036] 通过将具有n(n>1)数目的宽度为w/n的子芯(即，ws＝w/n)的图案化叠层芯的Pe,d/Pe,i与具有芯宽度w的未图案化叠层芯的Pe,d/Pe,i相比，我们可以量化在该图案化叠层芯内非定域化涡流被如何有效地抑制。假定两个芯的总厚度(T)和填充因子(γ)是相同的；如果子芯之间的间隙的总宽度对于w而言是可忽略的，则就会是这样。未图案化芯的损耗比Pe,d比Pe,i为：

[0037]

[0038] 当临界宽度(wc)是以下时：

[0039]

[0040] 包括n个子芯的图案化芯的损耗比Pe,d/Pe,i为

[0041]

[0042] 由于假定两个芯的层内涡流损耗是相同的，因此这导致：

[0043]

[0044] 其验证了在图案化叠层芯内有效的非定域化涡流抑制。

[0045] 子芯宽度的合适示例将是ws＝wc，其中，Pe,d被抑制到Pe,i的水平；可以基于具有较小子芯宽度(ws

[0046] 还应该注意的是，子芯之间的间隙可以包括各种材料，只要邻近的子芯彼此充分地电绝缘。如果子芯被空气分离，则它们是电隔离的。间隙还可以部分地或完全地由常规绝缘填料(例如，空气、硅树脂、环氧化物、诸如氧化物和氮化物之类的无机填料)和/或弱导电填料(例如，半导体导电聚合物)两者填充。在一些情况下，个体子芯可以通过小叠层段被部分地连接。这些部分导电填料和部分连接的使用在叠层芯内是可容忍的，只要层间涡流损耗的抑制被实现(达到所期望的水平)。为了改善分段的芯的机械完整性，这些连接可以是优选的。

[0047] 图2C示出了环形叠层芯内的间隙的示例。该间隙被图案化在两个子芯之间。该间隙可以包括空气、绝缘或部分绝缘的导电填料和/或小叠层段。如图2C中图示的，该间隙被图案化，使得其与感应出的磁通对准。

[0048] 这些图案化的芯设计与如图3A和图3B中所示的各种电感器结构(例如，环形和跑道型)兼容。图3A是具有缠绕在平面线圈上的图案化磁芯的跑道型电感器的示意图。图3B是具有缠绕在图案化芯上的线圈的环形电感器的示意图。这些芯被图案化，使得子芯之间的间隙与磁通路径对准。

[0049] 图案化的叠层芯可以与磁性和层间材料的形成一起实现(即，原位芯图案化)，或者使用后叠层工艺(即，诸如激光加工、机械切割/切片、或金属和绝缘材料的顺序等离子体蚀刻/湿蚀刻之类的后叠层图案化)来实现。原位芯图案化方法的示例为美国专利申请No.62/341,826中描述的连续的通过模具电化学沉积(through‑mold electrochemical deposition)。

[0050] 在导电籽晶层(例如，诸如铜、金、银、锌、镍和铁之类的金属、过渡金属氧化物、透明氧化物、本征导电聚合物以及诸如石墨和石墨烯之类的碳衍生物)上限定具有合适几何形状的电绝缘模具之后，按所期望的交替、顺序沉积金属磁性材料和部分导电层间材料(例如，诸如聚吡咯之类的导电聚合物)。由于这两种电化学沉积反应是针对导电籽晶层选择的，因此通过模具的引导进行材料的生长。通过这种图案化方法，包括间隙的芯几何形状和芯沉积被同时实现；换句话说，不需要额外的在沉积后对芯进行图案化的工作。图4A‑图4B示出了示例磁芯的显微镜图片。图4A示出了图案化芯，而图4B示出了未图案化芯。图4C示出了芯的电感随着工作频率的变化而变化的图线，且图4D示出了芯的电阻随着工作频率的变化而变化的图线。

[0051] 图4A和图4B分别示出了具有4个子芯的电沉积的Ni80Fe20(4μm，3层)/聚吡咯(0.33μm，2层)图案化芯和作为对照的未图案化芯(相同的层厚度，但没有任何间隙)的光学显微镜图片。在顺序电沉积后，从基板分离样品，并从样品的背侧选择性地去除籽晶层。然后，这些芯被封装在激光加工的线轴内，沿着该线轴缠绕有36圈磁线。

[0052] 随着工作频率的变化测量所制造的电感器的电感(Ltot)和电阻(Rtot)。从总电感/电阻测量中，减去所测得的空气芯电感器(即，具有相同绕组几何形状而没有任何磁芯的电感器)的电感和电阻，以计算来自叠层芯的贡献(即，Lcore和Rcore)。

[0053] 注意的是，芯的体积之间的差异几乎可忽略，主要是因为图案化间隙之间的间隙的总宽度足够小。与未图案化芯相比，图案化芯表现出在1MHz下的至少2倍因子的更高的Lcore和更小的Rcore。由于个体层的厚度是标称地相同的，因此高频性能的改善是(非定域化)涡流在图案化芯中被抑制的结果。

[0054] 本说明书中描述的图案化芯方法可以外推至具有各向异性电导率的任何磁芯，例如，具有小板型、薄且细长的磁性填料的铁粉芯，只要芯的材料组成足够同质。与叠层结构类似，这种材料系统内对应的非定域化损耗(由跨多个重叠的个体磁性填料的涡流引起)可以显著降低，从而获得在高频下的更高的磁能存储效率。

[0055] 注意的是，图案化间隙(在个体子芯之间)的定向将有可能一般与子芯内的磁通路径对准，以便不增加显著的磁性磁阻。在本图案化叠层芯内也可以采用其它众所周知的间隙结构，例如，与磁通路径正交地图案化以改善磁通的均匀性或降低磁芯的(有效)磁导率的间隙。适当地使用这些间隙将使得在高工作频率下实现所期望的磁性特性和抑制的(涡流)损耗的可扩展、可制造、CMOS兼容的芯叠层技术能够成为可能。

[0056] 图5A‑图5C图示了可以使用如上所述的图案化磁芯的示例电设备。各种电设备可以使用图案化磁芯，并且出于例示的目的，展示了所图示的设备。

[0057] 图5A示出了示例电感器500，该电感器500包括图案化磁芯550和缠绕在图案化磁芯550上的线502。电感器可以被制成为各种尺寸和形状，以适合具体的应用。

[0058] 图5B示出了包括图案化磁芯550的示例变压器510。在这个示例中，图案化磁芯550被制造为具有矩形孔的矩形，以准许初级绕组512和次级绕组514缠绕在图案化磁芯550上。变压器510将电能从耦合到初级绕组512的输入传递到耦合到次级绕组514的负载516。

[0059] 图5C示出了示例开关模式功率转换器520。开关模式功率转换器520在输入处耦合到电气源522，并且开关模式功率转换器520被配置为将来自源522的功率转换到耦合在输出处的负载524。开关模式功率转换器520包括开关526和耦合在输入和开关526之间的电感器500。

[0060] 开关模式功率转换器520还包括开关控制器530，该开关控制器530被配置为以超过0.1MHz的频率(例如，在0.1MHz和10MHz之间的范围内的频率，或高达诸如40Mhz之类的更高频率，以及在一些示例中，高达100MHz)调节开关526。开关控制器530可以被配置为将开关模式功率转换器520作为DC‑DC转换器操作并调整到负载524的输出电压。

[0061] 图案化磁芯的其它示例应用包括：

[0062] 1.基于电感器和变压器的高功率(1‑10W)工作功率转换器。

[0063] 2.批量制造的微电感器(例如，具有共同制造的微线圈和叠层芯的电感器)，以实现使用多个并行功率级来驱动单个负载的多相功率转换拓扑。

[0064] 3.基于微电感器(具有图案化芯)和控制电路的适当集成的紧凑、小型化功率转换系统(例如，基于开关的DC‑DC功率转换器)。

[0065] 相应地，虽然本文已参考具体实施例、特征和例示性实施例描述了方法、系统和计算机可读介质，但将理解的是，主题的运用并不因此被限制，而是扩展到并涵盖众多其它变体、修改和替代实施例，如将基于本文的公开内容向本主题领域的普通技术人员启示的它们自身。

[0066] 本文描述的结构和特征的各种组合和子组合是料想到的，并且对于具有本公开知识的技术人员将是显而易见的。如本文公开的各种特征和元件中的任何可以与一个或多个其它所公开的特征和元件组合，除非本文中有相反的指示。对应地，下文要求保护的主题旨在被宽泛地理解和解释为包括在其范围内的所有这样的变体、修改和替代实施例，并包括权利要求的等同。

[0067] 要理解的是，在不脱离目前公开的主题的范围的情况下，可以改变目前公开的主题的各种细节。此外，以上描述仅是出于例示的目的，而不是出于限制的目的。