技术领域
[0001] 本公开涉及一种显示基底、一种具有该显示基底的显示装置和一种制造该显示基底的方法。更具体地，本公开涉及一种包括有机层和无机层的多层结构的显示基底、一种具有该显示基底的显示装置和一种用于简化显示基底的制造工艺的制造该显示基底的方法。
相关背景技术
[0002] 通常，电路板在显示面板被制造之后连接到显示面板。例如，使用带式自动接合(TAB)安装技术利用各向异性导电膜来将电路板接合到显示面板。
[0003] 近年来，已经研究并广泛采用了显示面板的用于减小边框区域(或非显示区域)的各种设计。
具体实施方式
[0042] 在以下描述中，将理解的是，当元件或层被称为“在”另一个元件或层“上”、“连接到”或“结合到”另一个元件或层时，该元件或层可以直接在所述另一个元件或层上、直接连接到或直接结合到所述另一个元件或层，或者可以存在一个或更多个中间元件或层。
[0043] 贯穿本公开，同样的附图标记表示同样的元件。在附图中，为了组件的有效图示，夸大了组件的厚度、比例和尺寸。如在这里使用的，术语“和/或”包括一个或更多个相关所列项的任何组合和所有组合。
[0044] 将理解的是，尽管可以在这里使用术语第一、第二等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受这些术语限制。这些术语用于将一个元件、组件、区域、层或部分与另一个元件、组件、区域、层或部分区分开。因此，在不脱离本公开的教导的情况下，下面讨论的第一元件、第一组件、第一区域、第一层或第一部分可以被称为第二元件、第二组件、第二区域、第二层或第二部分。如这里所使用的，除非上下文另外清楚地指出，否则单数形式的“一”、“一个(种/者)”和“所述(该)”也意图包括复数形式。
[0045] 为了易于描述，可以在这里使用诸如“在……之下”、“在……下方”、“下”、“在……上方”、“上”等的空间相对术语来描述如图中所示的一个元件或特征与另一(另外)元件或另一(另外)特征的关系。
[0046] 还将理解的是，当在本公开中使用术语“包括”和/或其变型时，说明存在所陈述的特征、整体、步骤、操作、元件和/或组件，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。
[0047] 除非另有限定，否则在这里使用的术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。还将理解的是，除非在这里如此明确定义，否则术语(诸如在通用字典中定义的术语)应该被解释为具有与它们在相关领域的上下文中的含义一致的含义，而将不以理想化或者过于形式化的意义来解释。
[0048] 在下文中，将参照附图详细地解释本公开。
[0049] 图1是示出根据本公开的示例性实施例的显示装置DD的透视图。图2是示出根据本公开的示例性实施例的显示装置DD的平面图。
[0050] 参照图1和图2，显示装置DD包括显示面板DP、数据驱动单元DDC、主电路板PB、栅极驱动电路GDC和信号控制电路SC。数据驱动单元DDC可以设置为多个。栅极驱动电路GDC可以设置为多个。尽管在图中未示出，但是根据显示面板DP的类型，显示装置DD还可以包括框架(chassis)构件或模制构件并且还可以包括背光单元。
[0051] 显示面板DP可以是但不限于液晶显示面板、等离子体显示面板、电泳显示面板、微机电系统(MEMS)显示面板和有机发光显示面板。
[0052] 显示面板DP可以包括第一显示基底100和面对第一显示基底100且与第一显示基底100间隔开的第二显示基底200。预定盒间隙(cell gap)可以限定在第一显示基底100与第二显示基底200之间。灰度显示层(未示出)可以设置在第一显示基底100与第二显示基底200之间以产生图像。根据显示面板DP的类型，灰度显示层可以是显示元件层，诸如液晶层LCL(见图5A)、有机发光层或电泳层。
[0053] 如图1中所示，显示面板DP可以通过显示表面DP-IS显示图像。显示表面DP-IS可以基本上平行于由第一方向轴DR1和第二方向轴DR2限定的表面。显示表面DP-IS可以包括显示区域DA和非显示区域NDA。非显示区域NDA可以被限定为沿着显示表面DP-IS的边缘DP-E，并且可以围绕显示区域DA。
[0054] 第三方向轴DR3可以指示显示表面DP-IS的法线方向，例如，显示面板DP的厚度方向。在下文中描述的每个层或单元的前(或上)表面和后(或下)表面可以沿着第三方向轴DR3彼此区分开。然而，在本示例性实施例中示出的第一方向轴DR1、第二方向轴DR2和第三方向轴DR3仅是示例性的。在下文中，第一方向、第二方向和第三方向是分别由第一方向轴DR1、第二方向轴DR2和第三方向轴DR3表示的方向，并且被赋予相同的附图标记。
[0055] 在本公开的示例性实施例中，示出了包括平坦显示表面的显示面板DP，然而，不应限于此或由此限制。显示装置DD可以包括弯曲显示表面或三维显示表面。三维显示表面可以包括在各种方向上彼此面对的多个显示区域。
[0056] 数据驱动单元DDC可以包括电路板DCB和驱动芯片DC。电路板DCB可以具有其中绝缘层和导电层彼此堆叠的结构。导电层可以包括诸如栅极线、数据线和辅助信号线的多条信号线。数据驱动单元DDC可以结合到显示面板DP的侧表面，以电连接到显示面板DP的信号线。当数据驱动单元DDC结合到显示面板DP的侧表面时，显示面板DP的非显示区域NDA可以减小。
[0057] 参照图1，数据驱动单元DDC被示出为与显示面板DP的侧表面分开。连接垫(pad，或称为“焊盘”)CP设置在显示面板DP的与数据驱动单元DDC连接的侧表面上。
[0058] 连接垫CP可以设置为多个，以与电路板DCB的垫或端子(未示出)对应。连接垫CP可以布置在第一方向DR1上，以彼此间隔开。连接垫CP可以连接到电路板DCB的垫或端子。连接垫CP可以包括金属膏。金属膏可以包括金属和绝缘材料的混合物。例如，连接垫CP可以是银膏。
[0059] 显示面板DP的数据驱动单元DDC连接到其的侧表面或边缘DP-E可以包括垫区域PDA和除了垫区域PDA之外的非垫区域NPDA。数据驱动单元DDC连接到垫区域PDA。辅助信号线PL-D(参照图6A)的端部可以设置在垫区域PDA中。
[0060] 主电路板PB可以连接到数据驱动单元DDC的电路板DCB。主电路板PB可以利用各向异性导电膜或焊球电连接到数据驱动单元DDC的电路板DCB。信号控制电路SC可以安装在主电路板PB上。信号控制电路SC可以从诸如图形控制器的外部设备(未示出)接收图像数据和控制信号。信号控制电路SC可以向数据驱动单元DDC提供控制信号。在本公开的示例性实施例中，数据驱动单元DDC的驱动芯片DC可以安装在主电路板PB上。
[0061] 参照图2，显示面板DP包括多个像素PX11至PXnm和包括但不限于多条栅极线GL1至GLn、多条数据线DL1至DLm和多条辅助信号线PL-D的多条信号线。
[0062] 栅极线GL1至GLn在第一方向DR1上延伸并在第二方向DR2上布置，数据线DL1至DLm在与栅极线GL1至GLn交叉的同时与栅极线GL1至GLn绝缘。栅极线GL1至GLn和数据线DL1至DLm被设置为与显示区域DA叠置。
[0063] 栅极线GL1至GLn连接到栅极驱动电路GDC。栅极驱动电路GDC可以设置在显示面板DP的一侧处，然而，在一些实施例中，栅极驱动电路GDC可以设置在显示面板DP的在第一方向DR1上的两侧处或者显示面板DP的至少两侧处。
[0064] 在本示例性实施例中，栅极驱动电路GDC可以通过氧化物硅栅极(OSG)驱动器电路工艺或非晶硅栅极(ASG)驱动器电路工艺集成在显示面板DP中。在本示例性实施例中，栅极驱动电路GDC可以以与数据驱动单元DDC的方式类似的方式实现。包括电路板和驱动芯片的栅极驱动电路GDC可以结合到显示面板DP的一侧。
[0065] 辅助信号线PL-D可以被设置为与非显示区域NDA叠置，并且可以连接到数据线DL1至DLm。连接到数据线DL1至DLm的辅助信号线PL-D可以设置在与其中设置有数据线DL1至DLm的层不同的层中。数据线DL1至DLm可以通过接触孔CH电连接到对应的辅助信号线PL-D，接触孔CH穿透设置在数据线DL1至DLm与辅助信号线PL-D之间的至少一个绝缘层。图2示出了作为代表性示例的两个接触孔CH。
[0066] 在本示例性实施例中，辅助信号线PL-D和对应的信号线(例如，数据线DL1至DLm)设置在彼此不同的层中，然而，它们不应限于此或由此限制。每条信号线可以被设置为与非显示区域NDA和显示区域DA叠置，并且可以具有一体形状。在一些实施例中，这些信号线可以被限定为集成信号线，并且可以与辅助信号线PL-D设置在同一层中。
[0067] 除了栅极线GL1至GLn、数据线DL1至DLm和辅助信号线PL-D之外，信号线还可以包括其他信号线。例如，信号线还可以包括电源线DVL。电源线DVL可以接收DC电压。DC电压可以是接地电压。电源线DVL可以被设置为与非显示区域NDA叠置，并且可以与数据线DL1至DLm设置在同一层中。电源线DVL可以具有闭合线形状或开环形状。电源线DVL可以包括设置在彼此不同的层中的部分。另外，信号线还可以包括连接栅极驱动电路GDC和主电路板PB的信号线。
[0068] 像素PX11至PXnm中的每个可以连接到栅极线GL1至GLn之中的对应栅极线和数据线DL1至DLm之中的对应数据线。像素PX11至PXnm中的每个可以包括像素驱动电路和显示元件。在本示例性实施例中，像素PX11至PXnm在平面图中以矩阵形式布置，然而，像素PX11至PXnm的布置不应限于矩阵形式。例如，像素PX11至PXnm可以以pentile形式布置。
[0069] 图3是示出根据本公开的示例性实施例的像素PXij的等效电路图。作为代表性示例，像素PXij连接到第i栅极线GLi和第j数据线DLj。在下文中，液晶显示面板将被描述为显示面板DP的示例。
[0070] 在图3中，等效电路图关于图2中示出的像素PX11至PXnm之中的一个像素PXij被示出，并且图2中示出的像素PX11至PXnm可以具有相同的电路构造。
[0071] 像素PXij可以包括第一子像素PX_S1和第二子像素PX_S2。包括两个子像素PX_S1和PX_S2的像素PXij可以具有改善的侧面可见性。
[0072] 第一子像素PX_S1可以包括第一晶体管TR1、第二晶体管TR2、第一液晶电容器Clc1和第一存储电容器Cst1。第二子像素PX_S2可以包括第三晶体管TR3、第二液晶电容器Clc2和第二存储电容器Cst2。
[0073] 第一晶体管TR1的控制部(例如，控制电极或栅极部)连接到第i栅极线GLi，第一晶体管TR1的输入部(例如，输入电极或漏极部)连接到第j数据线DLj，并且第一晶体管TR1的输出部(例如，输出电极或源极部)连接到第一液晶电容器Clc1和第一存储电容器Cst1。
[0074] 第一液晶电容器Clc1的第一电极连接到第一晶体管TR1的输出电极，并且第一液晶电容器Clc1的第二电极接收共电压Vcom。第一存储电容器Cst1的第一电极连接到第一晶体管TR1的输出电极，并且第一存储电容器Cst1的第二电极接收存储电压Vcst。第二晶体管TR2的控制电极连接到第i栅极线GLi，第二晶体管TR2的输入电极接收存储电压Vcst，并且第二晶体管TR2的输出电极连接到第一晶体管TR1的输出电极。
[0075] 第三晶体管TR3的控制电极连接到第i栅极线GLi，第三晶体管TR3的输入电极连接到第j数据线DLj，并且第三晶体管TR3的输出电极连接到第二液晶电容器Clc2和第二存储电容器Cst2。
[0076] 第二液晶电容器Clc2的第一电极连接到第三晶体管TR3的输出电极，并且第二液晶电容器Clc2的第二电极接收共电压Vcom。第二存储电容器Cst2的第一电极连接到第三晶体管TR3的输出电极，并且第二存储电容器Cst2的第二电极接收存储电压Vcst。存储电压Vcst可以具有与共电压Vcom基本上相同的电压电平。
[0077] 第一晶体管TR1、第二晶体管TR2和第三晶体管TR3可以响应于通过第i栅极线GLi向其提供的栅极信号而基本上同时导通。第j数据线DLj的数据电压通过导通的第一晶体管TR1被提供到第一子像素PX_S1。另外，存储电压Vcst通过导通的第二晶体管TR2被提供到第一子像素PX_S1。
[0078] 在第一晶体管TR1和第二晶体管TR2连接的接触节点CN处的电压(在下文中，称为“分配电压”)具有根据在第一晶体管TR1和第二晶体管TR2中的每个导通时的电阻值的比例划分的值。也就是说，分配电压具有通过导通的第一晶体管TR1提供的数据电压与通过导通的第二晶体管TR2提供的存储电压Vcst之间的值。
[0079] 因此，第一液晶电容器Clc1被充有与分配电压和共电压Vcom之间的电压电平的差对应的第一像素电压。包括在液晶层LCL中的液晶指向矢的取向根据充入第一液晶电容器Clc1中的电荷量而改变。入射到液晶层LCL的光因液晶指向矢的取向而透射通过、被反射或被阻挡。第一存储电容器Cst1并联连接到第一液晶电容器Clc1，以将液晶指向矢的取向保持预定时段。
[0080] 第j数据线DLj的数据电压通过导通的第三晶体管TR3提供到第二子像素PX_S2。第二液晶电容器Clc2充有与数据电压和共电压Vcom之间的电压电平的差对应的第二像素电压。包括在液晶层LCL中的液晶指向矢的取向根据充入第二液晶电容器Clc2中的电荷量而改变。入射到液晶层LCL的光因液晶指向矢的取向而透射通过、被反射或被阻挡。第二存储电容器Cst2并联连接到第二液晶电容器Clc2，以将液晶指向矢的取向保持预定时段。
[0081] 由于由第二晶体管TR2引起的电压分配，充入第一液晶电容器Clc1中的第一像素电压和充入第二液晶电容器Clc2中的第二像素电压可以具有彼此不同的电压电平。在本示例性实施例中，第一像素电压具有比第二像素电压的电压电平小的电压电平。如上所述，由于第一像素电压与第二像素电压之间的差异，通过第一子像素PX_S1显示的灰度可以不同于通过第二子像素PX_S2显示的灰度。
[0082] 图4是示出根据本公开的示例性实施例的像素PXij的平面图，图5A是沿着图4的线I-I'截取的剖视图，图5B是沿着图4的线II-II'截取的剖视图。在下文中，将参照图3、图4、图5A和图5B描述像素PXij。
[0083] 参照图3和图4，像素PXij设置在第一电极区域PXA1、第二电极区域PXA2和电路区域CA中。第一电极区域PXA1和第二电极区域PXA2布置在第二方向DR2上，并且电路区域CA设置在第一电极区域PXA1与第二电极区域PXA2之间。
[0084] 第一像素电极PXE1设置在第一电极区域PXA1中，第二像素电极PXE2设置在第二电极区域PXA2中。第一像素电极PXE1可以与第一液晶电容器Clc1的第一电极对应，第二像素电极PXE2可以与第二液晶电容器Clc2的第一电极对应。
[0085] 第一晶体管TR1、第二晶体管TR2和第一存储电容器Cst1的结构以及第三晶体管TR3和第二存储电容器Cst2的结构设置在电路区域CA中。
[0086] 第一晶体管TR1包括第一控制电极、第一输入电极IE1和第一输出电极OE1。第一晶体管TR1的第一控制电极可以与从第i栅极线GLi分支的栅电极部分GEP的一部分对应。第i栅极线GLi和栅电极部分GEP设置在电路区域CA中。第一输入电极IE1电连接到第j数据线DLj以接收数据电压。第一输入电极IE1从第j数据线DLj分支。
[0087] 在第二方向DR2上与第i栅极线GLi间隔开的存储线STL设置在电路区域CA中。存储线STL包括线部分LP和从线部分LP延伸的电极部分EP。
[0088] 从第一输出电极OE1延伸的第一存储电极STE1与存储线STL叠置。存储线STL接收存储电压Vcst，并且第一存储电极STE1面对存储线STL以形成第一存储电容器Cst1。
[0089] 第一存储电极STE1被设置为与第一像素电极PXE1叠置，并通过第一接触孔CNT1电连接到第一像素电极PXE1。因此，第一输出电极OE1通过第一存储电极STE1和第一接触孔CNT1电连接到第一像素电极PXE1。
[0090] 第二晶体管TR2包括第二控制电极、第二输入电极IE2和第二输出电极OE2。第二晶体管TR2的第二控制电极可以与栅电极部分GEP的一部分对应。第二输入电极IE2电连接到存储线STL，并且第二输出电极OE2电连接到第一晶体管TR1的第一输出电极OE1。
[0091] 桥接电极BRE被设置为连接第二晶体管TR2和存储线STL。桥接电极BRE与第二输入电极IE2和存储线STL叠置。桥接电极BRE通过第一桥接孔BRH1连接到第二输入电极IE2，并且通过第二桥接孔BRH2连接到存储线STL。因此，第二输入电极IE2通过桥接电极BRE电连接到存储线STL。因此，第二晶体管TR2通过桥接电极BRE接收存储电压Vcst。
[0092] 第三晶体管TR3包括第三控制电极、第三输入电极IE3和第三输出电极OE3。第三晶体管TR3的第三控制电极可以与从第i栅极线GLi分支的栅电极部分GEP的一部分对应。第i栅极线GLi和栅电极部分GEP可以具有基本上相同的堆叠结构。第三输入电极IE3电连接到第j数据线DLj以接收数据电压。第三输入电极IE3从第j数据线DLj分支。
[0093] 第二存储电极STE2从第三输出电极OE3延伸。第二存储电极STE2与存储线STL叠置以形成第二存储电容器Cst2。另外，第二存储电极STE2与第二像素电极PXE2叠置，并且通过第二接触孔CNT2电连接到第二像素电极PXE2。第三输出电极OE3通过第二存储电极STE2和第二接触孔CNT2电连接到第二像素电极PXE2。
[0094] 在本示例性实施例中，第一输出电极OE1和第二输出电极OE2彼此一体地形成，然而，它们不应限于此或由此限制。另外，第一输入电极IE1和第三输入电极IE3彼此一体地形成，然而，它们不应限于此或由此限制。
[0095] 第一晶体管TR1至第三晶体管TR3的控制电极彼此一体地形成，然而，它们不应限于此或由此限制。
[0096] 参照图5A和图5B，栅电极部分GEP和存储线STL可以设置在第一基体基底BS1的一个表面上。栅电极部分GEP和存储线STL可以包括金属，诸如铝(Al)、银(Ag)、铜(Cu)、钼(Mo)、铬(Cr)、钽(Ta)、钛(Ti)或它们的合金。例如，第i栅极线GLi、栅电极部分GEP和存储线STL可以具有包括钛层和铜层的多层结构。
[0097] 第一基体基底BS1可以是玻璃基底或塑料基底。第一绝缘层10设置在第一基体基底BS1的一个表面上并且覆盖栅电极部分GEP和存储线STL。第一绝缘层10可以包括无机材料和有机材料中的至少一种。在本示例性实施例中，第一绝缘层10可以包括无机层。例如，第一绝缘层10可以包括氮化硅层、氮氧化硅层、氧化硅层、氧化钛层或氧化铝层。
[0098] 与栅电极部分GEP的至少一部分叠置的有源图案AP可以设置在第一绝缘层10上。有源图案AP可以包括半导体层SCL和欧姆接触层OCL。半导体层SCL可以设置在第一绝缘层
10上，欧姆接触层OCL可以设置在半导体层SCL上。
[0099] 半导体层SCL可以包括非晶硅或多晶硅。在另一实施例中，半导体层SCL可以包括金属氧化物半导体。欧姆接触层OCL可以掺杂有比半导体层SCL高的浓度的掺杂剂。欧姆接触层OCL可以包括彼此间隔开的两部分。在本公开的示例性实施例中，欧姆接触层OCL可以具有一体形状。
[0100] 第一输入电极IE1和第一输出电极OE1设置在有源图案AP上。第二绝缘层20设置在第一绝缘层10上并且覆盖第一输入电极IE1、第一输出电极OE1和存储线STL。第二绝缘层20可以包括无机材料和有机材料中的至少一种。在本示例性实施例中，第二绝缘层20可以包括无机层。例如，第二绝缘层20可以包括氮化硅层、氮氧化硅层、氧化硅层、氧化钛层或氧化铝层。
[0101] 滤色器CF可以设置在第二绝缘层20上。滤色器CF可以包括红色、绿色和蓝色中的一种颜色。滤色器CF可以与第一像素电极PXE1叠置。
[0102] 第三绝缘层30可以设置在滤色器CF上。第三绝缘层30可以包括提供平坦表面的有机层。第三绝缘层30可以包括丙烯酸类树脂。
[0103] 第一像素电极PXE1和桥接电极BRE设置在第三绝缘层30上。第一像素电极PXE1通过穿透第二绝缘层20、滤色器CF和第三绝缘层30的第一接触孔CNT1连接到第一输出电极OE1。桥接电极BRE通过第二桥接孔BRH2连接到存储线STL。第一取向层AL1设置在第三绝缘层30上以覆盖第一像素电极PXE1和桥接电极BRE。第一取向层AL1可以包括聚酰亚胺树脂。
[0104] 第一通孔TH1穿透第一绝缘层10以对应于存储线STL。第二通孔TH2穿透第一绝缘层10以暴露第一输出电极OE1，并且第三通孔TH3对应于第一通孔TH1穿透第二绝缘层20。第四通孔TH4对应于第二通孔TH2穿透第三绝缘层30，第五通孔TH5对应于第三通孔TH3穿透第三绝缘层30。第一滤色器通孔CF-01对应于第二通孔TH2穿透滤色器CF，第二滤色器通孔CF-02对应于第三通孔TH3穿透滤色器CF。
[0105] 第二桥接孔BRH2可以由第一通孔TH1、第三通孔TH3、第二滤色器通孔CF-02和第五通孔TH5的组合限定。第一接触孔CNT1可以由第二通孔TH2、第一滤色器通孔CF-01和第四通孔TH4的组合限定。
[0106] 在本公开的示例性实施例中，滤色器CF可以不设置在第一显示基底100中。在这种情况下，第二桥接孔BRH2可以在没有第二滤色器通孔CF-02的情况下由第一通孔TH1、第三通孔TH3和第五通孔TH5的组合限定，并且第一接触孔CNT1可以在没有第一滤色器通孔CF-01的情况下由第二通孔TH2和第四通孔TH4的组合限定。
[0107] 在本示例性实施例中，存储线STL和连接到存储线STL的桥接电极BRE可以被定义为连接结构(连接图案或连接元件)。连接结构可以包括设置在彼此不同的层上的第一导电图案和第二导电图案。例如，存储线STL可以对应于第一导电图案，桥接电极BRE可以对应于第二导电图案。
[0108] 参照图5A和图5B，光阻挡图案BM可以设置在第二基体基底BS2的下表面上。光阻挡图案BM可以在平面图中与电路区域CA叠置。例如，光阻挡图案BM可以与数据线DLj和DLj+1(参照图4)叠置。光阻挡图案BM的与数据线DLj和DLj+1(参照图4)叠置的区域可以设置在沿第一方向DR1彼此相邻的像素PX(参照图2)之间，并且可以被限定为边界区域。
[0109] 第二基体基底BS2可以是玻璃基底或塑料基底。一个或更多个绝缘层可以设置在第二基体基底BS2的下表面上以覆盖光阻挡图案BM。图5A和图5B示出了提供平坦表面的第四绝缘层40作为代表性示例。第四绝缘层40可以是有机层。
[0110] 共电极CE可以设置在第四绝缘层40的下表面上。共电压Vcom可以施加到共电极CE。共电压Vcom和像素电压可以具有彼此不同的电压电平。第二取向层AL2可以设置在共电极CE的下表面上。
[0111] 注意的是，图5A和图5B中示出的像素PXij的剖面仅仅是示例性的。例如，第一显示基底100和第二显示基底200可以在第三方向DR3上颠倒。间隔件CS设置在第一显示基底100与第二显示基底200之间。间隔件CS可以与光阻挡图案BM叠置。
[0112] 在以上描述中，已经描述了垂直取向(VA)模式液晶显示面板作为显示面板DP的代表性示例，然而，根据其他实施例，在不偏离本公开的范围的情况下，面内切换(IPS)模式、边缘场切换(FFS)模式或面到线切换(PLS)模式液晶显示面板可以应用于显示面板DP。
[0113] 图6A是示出根据本公开的示例性实施例的显示面板DP的垫区域PDA的透视图。图6B是沿着图6A的线III-III′截取的剖视图。
[0114] 在本示例性实施例中，包括第一密封剂SS1和第二密封剂SS2的显示装置DD被示出为代表性示例，然而，它不应限于此或由此限制。显示装置DD可以包括一个密封剂。第一密封剂SS1和第二密封剂SS2中的每个可以在平面图中沿着显示面板DP的边缘DP-E(参照图2)延伸并且可以具有闭合线形状。
[0115] 第一密封剂SS1和第二密封剂SS2可以包括合成树脂和与合成树脂混合的无机填料。第一密封剂SS1和第二密封剂SS2中的一个还可以包括导电颗粒。合成树脂还可以包括其他添加剂。添加剂可以包括胺类固化剂和光引发剂。添加剂还可以包括硅烷类添加剂和丙烯酸类添加剂。
[0116] 如图6A和图6B中所示，辅助信号线PL-D的端部PL-DE可以与垫区域PDA叠置。辅助信号线PL-D的端部PL-DE可以被限定为辅助信号线PL-D的一部分并且与第一密封剂SS1叠置。端部PL-DE可以被定义为辅助信号线PL-D的与第一密封剂SS1叠置的整体或部分。
[0117] 辅助信号线PL-D的侧表面PL-DS可以与第一基体基底BS1的侧表面BS1-S基本上对齐。第一密封剂SS1的侧表面SS1-S可以与第一基体基底BS1的侧表面BS1-S基本上对齐。第一基体基底BS1的侧表面BS1-S可以与第二基体基底BS2的侧表面BS2-S基本上对齐。
[0118] 连接垫CP设置在显示面板DP的侧表面上。详细地，连接垫CP可以至少结合到第一基体基底BS1的侧表面BS1-S、第一密封剂SS1的侧表面SS1-S和第二基体基底BS2的侧表面BS2-S。通过调节连接垫CP的在第三方向DR3上的长度，连接垫CP可以不与第二基体基底BS2的侧表面BS2-S接触。
[0119] 辅助信号线PL-D的端部PL-DE可以被定义为信号垫。信号垫可以包括第一垫PP1和直接设置在第一垫PP1上的第二垫PP2。第一垫PP1可以是辅助信号线PL-D的一部分。第二垫PP2可以是导电图案并且可以通过与第一输入电极IE1(参照图5A)相同的工艺形成。第一绝缘层10可以暴露第一垫PP1。第二垫PP2可以被暴露而不被第一绝缘层10覆盖。第二垫PP2的一部分可以设置在第一绝缘层10上。第二绝缘层20可以覆盖第二垫PP2。
[0120] 连接垫CP可以连接到辅助信号线PL-D的端部PL-DE。连接垫CP可以设置为多个，并且连接垫CP可以一一对应地连接到端部PL-DE的侧表面PL-DS。连接垫CP可以通过各向异性导电膜ACF电连接到电路板DCB的垫DCB-P。各向异性导电膜ACF可以用焊膏代替，并且连接垫CP可以直接连接到电路板DCB的垫DCB-P。
[0121] 连接垫CP设置在显示面板DP的侧表面上，并且电路板DCB可以连接到显示面板DP的侧表面。由于电路板DCB连接到显示面板DP的区域被设置到显示面板DP的侧表面，所以可以减小非显示区域NDA的尺寸。
[0122] 参照图6B，凹槽GV形成在非显示区域NDA中。凹槽GV可以沿着显示面板DP的边缘DP-E(参照图2)延伸。凹槽GV可以具有闭合线形状或者可以包括多个部分。
[0123] 凹槽GV可以由穿透第三绝缘层30的至少一部分的第一开口30-OP限定。在第二开口20-OP形成为穿透第二绝缘层20以与第一开口30-OP对应的情况下，凹槽GV可以变深。第一绝缘层10的一部分可以通过凹槽GV暴露。
[0124] 凹槽GV可以设置在端部PL-DE与显示区域DA之间以比端部PL-DE靠近显示区域DA。凹槽GV可以与第二密封剂SS2叠置。
[0125] 第一取向层AL1的一部分可以设置在凹槽GV中。实质上，第一取向层AL1的端部可以设置在凹槽GV中。第一取向层AL1的端部可以由凹槽GV控制。这将参照图7A至图7G详细描述。
[0126] 因为第一取向层AL1的端部由凹槽GV控制，所以第一密封剂SS1和第二密封剂SS2的结合面积可以增加。结合面积对应于不与第一取向层AL1叠置的区域的尺寸。第一取向层AL1可以具有相对于第一密封剂SS1或第二密封剂SS2比相对于第一绝缘层10、第二绝缘层20和第三绝缘层30的结合强度低的结合强度。
[0127] 坝DM可以设置在第二显示基底200中以控制第二取向层AL2的端部。坝DM可以与第二密封剂SS2叠置。坝DM的位置可以不受具体限制。
[0128] 图7A至图7G是示出根据本公开的示例性实施例的制造显示基底的方法的剖视图。显示基底可以是图5A和图5B的第一显示基底100。在下文中，将省略与参照图5A至图6B描述的构造相同的构造的详细描述。
[0129] 参照图7A，在基体基底BS1上形成信号线PL-D、栅电极部分GEP和存储线STL。信号线PL-D可以是图2的辅助信号线PL-D。在设置包括显示区域DA和非显示区域NDA的基体基底BS1之后，可以执行形成导电层的工艺和使导电层图案化的光刻工艺。
[0130] 在基体基底BS1上形成第一绝缘层10，以使第一绝缘层10覆盖信号线PL-D和栅电极部分GEP。可以执行沉积无机材料或有机材料的工艺以形成第一绝缘层10。在本示例性实施例中，第一绝缘层10可以是无机层。
[0131] 在第一绝缘层10上设置光致抗蚀剂层PR。穿过光致抗蚀剂层PR形成第一开口PR-01和第二开口PR-02。第一开口PR-01与存储线STL叠置，第二开口PR-02与第一垫PP1对应。
使用光致抗蚀剂层PR作为掩模来蚀刻第一绝缘层10。
[0132] 参照图7B，形成通过其使第一垫PP1暴露的第一开口区域10-0和通过其使存储线STL暴露的第一通孔TH1。
[0133] 参照图7C，可以在第一绝缘层10上沉积半导体材料，并且可以对半导体材料执行光刻工艺以形成半导体层SCL和欧姆接触层OCL。另外，可以在第一绝缘层10上沉积导电材料，并且可以对导电材料执行光刻工艺以形成第二垫PP2、数据线DL、第一输入电极IE1和第一输出电极OE1。可以在形成数据线DL之前穿过第一绝缘层10形成接触孔CH。
[0134] 在第一绝缘层10上形成第二绝缘层20，以使第二绝缘层20覆盖第二垫PP2、数据线DL、第一输入电极IE1和第一输出电极OE1。可以执行沉积无机材料或有机材料的工艺以形成第二绝缘层20。在本示例性实施例中，第二绝缘层20可以是无机层。
[0135] 参照图7D，可以形成滤色器CF。可以沉积有机材料，并且可以对有机材料执行光刻工艺以形成滤色器CF，穿过滤色器CF限定第一滤色器通孔CF-01(第六通孔)和第二滤色器通孔CF-02(第七通孔)。在显示基底不包括滤色器CF的情况下，可以省略形成滤色器的工艺。
[0136] 参照图7E，可以在第二绝缘层20上形成第三绝缘层30，以使第三绝缘层30覆盖滤色器CF。在本示例性实施例中，第三绝缘层30可以是有机层。
[0137] 如参照图7A描述的，可以使用光致抗蚀剂层PR作为掩模穿过第三绝缘层30形成第一开口30-OP、第四通孔TH4和第五通孔TH5。第四通孔TH4和第五通孔TH5中的每个暴露第二绝缘层20的一部分。可以通过单个光刻工艺穿过第三绝缘层30形成三个开口区域。
[0138] 参照图7F，可以使用图案化的第三绝缘层30作为掩模来蚀刻第二绝缘层20。穿过第二绝缘层20形成第二开口20-OP、第二通孔TH2和第三通孔TH3。包括第一开口30-OP和第二开口20-OP的凹槽GV被限定在基体基底BS1上。
[0139] 参照图7G，在第三绝缘层30上形成第一像素电极PXE1和桥接电极BRE。可以沉积导电材料，并且可以执行光刻工艺以形成第一像素电极PXE1和桥接电极BRE。
[0140] 在第三绝缘层30上形成第一取向层AL1。在第三绝缘层30上设置液体取向材料。液体取向材料在第三绝缘层30上扩散到基体基底BS1的边缘区域。液体取向材料的移动可以被凹槽GV限制。可以施加并干燥液体初步取向层来形成第一取向层AL1。在凹槽GV中设置第一取向层AL1的端部。
[0141] 可以以上述方式形成第一显示基底100，可以独立于第一显示基底100形成第二显示基底200。然后，可以使用密封剂(例如，第一密封剂SS1、第二密封剂SS2)将第二显示基底200接合到第一显示基底100。可以在接合工艺之前或之后执行形成液晶层LCL的工艺。
[0142] 图8A至图8C是示出根据本公开的示例性实施例的第一显示基底100的放大剖视图。例如，图8A至图8C是示出在图5A或图5B中示出的第一显示基底100的一部分的放大视图。
[0143] 参照图8A，滤色器CF的限定第一滤色器通孔CF-01的内侧表面区域CF-IS可以被第三绝缘层30覆盖。在图5A中，滤色器CF的内侧表面区域被示出为与第二绝缘层20和第三绝缘层30的内侧表面区域形成一个倾斜表面。如图5A或图8A中所示，可以通过调节通孔的尺寸来改变其中限定第一接触孔CNT1的区域的结构。
[0144] 在这种情况下，第二绝缘层20的上表面的与第四通孔TH4对应的部分可以被暴露而不被第三绝缘层30覆盖。如图8A中所示，第四通孔TH4的在第二方向DR2上的最短长度比第二通孔TH2的在第二方向DR2上的最短长度大。
[0145] 参照图8B和图8C，第二绝缘层20的上表面的与第五通孔TH5对应的部分可以被暴露而不被第三绝缘层30覆盖。如图8B和图8C中所示，第五通孔TH5的在第二方向DR2上的最短长度比第三通孔TH3的在第二方向DR2上的最短长度大。
[0146] 如图8B中所示，第一绝缘层10的限定第一通孔TH1的内侧表面区域10-IS可以被第二绝缘层20覆盖。如图8B中所示，第三通孔TH3的在第二方向DR2上的最短长度比第一通孔TH1的在第二方向DR2上的最短长度小。
[0147] 如图8C中所示，第一绝缘层10的上表面的与第三通孔TH3对应的部分可以被暴露而不被第二绝缘层20覆盖。如图8C中所示，第三通孔TH3的在第二方向DR2上的最短长度比第一通孔TH1的在第二方向DR2上的最短长度大。
[0148] 在图5B中，滤色器CF的内侧表面区域被示出为与第二绝缘层20和第三绝缘层30的内侧表面区域形成一个倾斜表面。如图5B、图8B或图8C中所示，可以通过调节通孔的尺寸来改变其中限定第二桥接孔BRH2的区域的结构。
[0149] 图9是示出根据本公开的示例性实施例的显示面板DP的剖视图。图9示出了沿着图2的线IV-IV'截取的剖视图。
[0150] 在图9中，示出了与图5B中示出的连接结构不同的连接结构。根据本示例性实施例，连接结构可以形成栅极驱动电路GDC的一部分。栅极驱动电路GDC可以包括通过与图5A的第一晶体管TR1相同的工艺形成的驱动晶体管TR-D。驱动晶体管TR-D可以包括控制电极G-D、有源图案A-D、输入电极I-D和输出电极O-D。连接结构可以包括信号线SL和连接电极CNE。在图9中，示出了一个驱动晶体管TR-D作为代表性示例。
[0151] 在本示例性实施例中，信号线SL和连接电极CNE可以被定义为连接结构。信号线SL可以接收时钟信号或偏置电压。连接电极CNE可以将信号线SL连接到另一信号线或者可以将信号线SL连接到驱动晶体管TR-D。
[0152] 在图9中示出的桥接孔BRH(或其中形成有桥接孔BRH的区域的结构)可以具有与图5B、图8B和图8C中示出的第二桥接孔BRH2中的一个(或其中形成有第二桥接孔BRH2的区域的结构)基本上相同的结构。
[0153] 图10A和图10B是示出根据本公开的示例性实施例的显示面板DP的剖视图。例如，图10A和图10B分别与图5A和图6B对应。
[0154] 根据本示例性实施例，与设置在第一显示基底100中相反，滤色器CF设置在第二显示基底200中。第五绝缘层50设置在滤色器CF下。由滤色器CF形成的台阶可以通过第五绝缘层50而平整。第三绝缘层30的与第一像素电极PXE1叠置的部分直接设置在第二绝缘层20上。
[0155] 第一接触孔CNT1可以由第二通孔TH2和第四通孔TH4的组合限定。虽然未单独示出，但是第二桥接孔BRH2可以由第一通孔TH1、第三通孔TH3和第五通孔TH5的组合限定。
[0156] 虽然已经描述了本公开的示例性实施例，但是理解的是，本公开不应局限于这些示例性实施例，而是本领域普通技术人员可以在如所要求的本公开的精神和范围内作出各种变化和修改。
[0157] 因此，所公开的主题不应限于本文描述的任何实施例，并且本发明构思的范围应根据所附权利要求来确定。
