[0001] 本发明涉及半导体技术领域，具体涉及一种沟槽型器件沟槽栅制备方法以及沟槽型器件沟槽栅。

[0002] 功率器件主要有大功率晶体管、晶闸管、双向晶闸管、GTO、金属半导体场效应管MOSFET、绝缘栅双极晶体管IGBT等，其中MOSFET和IGBT均采用栅极来控制器件，实现器件的开关。栅极根据其结构特点可以分为平面型和沟槽型，平面型栅极置于衬底表面而沟槽型栅极通常垂直与衬底表面。

[0003] 平面型栅极结构，栅极分布于衬底表面，沟道开启的通道在栅极下方且平行于栅极，相邻沟道间存在JEFT区域。技术进步后发展为沟槽型结构因沟道在衬底体内且垂直与表面，可有效消除JEFT效应而消除JEFT区电阻，同时，采用沟槽型栅极的器件，其发射极端的载流子浓度远高于平面型栅极器件，从而减少漂移区电阻，器件降低了导通阻抗而实现低饱和电压，减小自身损耗小。此外，沟槽型结构相比平面型结构可减少原胞表面积而实现原胞密度的增加，从而提升芯片电流密度，实现更大的功率应用。因而沟槽型栅极结构已成为功率器件的主要发展方向。

[0004] 现有技术在制备沟槽型器件的沟槽栅过程中，在形成介质层以后，采用光刻和干法刻蚀方法，形成沟槽，所形成的沟槽的顶角处通常很尖锐，接近90°直角，电荷容易在该处累积并形成较强电场，在施加外部电压时，容易发生电场击穿而导致栅极漏电，而在沟槽的侧壁和底部因为不易形成电荷的聚集而不容易发生击穿，即沟槽顶角处击穿电压低。沟槽顶角的击穿电压也决定了沟槽型器件的击穿电压，由于沟槽顶角的击穿电压低，导致沟槽型器件易被击穿而失效。

[0048] 下面结合附图对本发明作进一步详细说明。

[0049] 实施例1

[0050] 本发明实施例1提供了沟槽型器件沟槽栅制备方法，具体流程图如图1所示，具体过程如下：

[0051] S101：在衬底10上生长掩膜层，并刻蚀掩膜层形成开口41；

[0052] S102：采用湿法刻蚀工艺刻蚀开口41处的掩膜层，之后刻蚀衬底10形成沟槽40和沟槽40顶部的削切面；

[0053] S103：去除掩膜层，并在沟槽40侧壁、削切面以及衬底10的正面依次生长栅极氧化层50和栅极60。

[0054] 在衬底10上生长掩膜层，并刻蚀掩膜层形成开口41，包括：

[0055] 采用湿法清洗工艺对衬底10进行清洗；本发明实施例1中，衬底10采用硅基片，分别采用稀释氢氟酸、SC1溶液和SC2溶液对衬底10进行清洗，其中的SC1溶液为氢氧化铵/过氧化氢去离子水的混合液，其中的SC2溶液为盐酸/过氧化氢去离子水的混合液。清洗之后，采用牺牲氧化工艺去除衬底表面的缺陷和杂质，具体是先通过热氧化工艺使衬底10表面的硅和氧气反应生成二氧化硅，然后再通过湿法腐蚀工艺去除的二氧化硅，以去除衬底10表面的缺陷和杂质；

[0056] 采用热氧化工艺生长第一介质层20，并采用低压化学气象沉积工艺或增强等离子体化学气象沉积工艺生长第二介质层30，如图2所示；

[0057] 利用光刻胶作为掩膜，采用干法刻蚀工艺依次刻蚀第二介质层30和第一介质层20；

[0058] 去除光刻胶，形成开口41，如图3所示。

[0059] 采用湿法刻蚀工艺刻蚀开口41处的掩膜层，包括：

[0060] 采用湿法刻蚀工艺，以不同的刻蚀速率刻蚀开口41处的第一介质层20和第二介质层30，如图4所示；本发明实施例1中，以氢氟酸(HF)或被氟化铵缓冲的稀氢氟酸(即BOE溶液)为主要刻蚀溶剂进行各向同性的湿法刻蚀，各向同性特性使得第一介质层20在第二介质层30下出现凹槽。

[0061] 刻蚀衬底10，形成沟槽40和沟槽40顶部的削切面，包括：

[0062] 以刻蚀后第二介质层30作为掩模，采用干法刻蚀工艺刻蚀衬底10，形成沟槽40和沟槽40顶部的削切面，如图5所示；本发明实施例1中，为了获得较陡直的可控的沟槽40的侧壁，一般采用以氟基或氯基气体为主要刻蚀气体的等离子体干法刻蚀，配合氩气实现一定的轰击获得可控的刻蚀速率与形貌控制。刻蚀过程中因第一介质层30的两侧处的凹槽，使得第二介质层30氮化硅所定义的沟槽图形，在沟槽顶部会出现等离子体不规则溅射刻蚀而形成斜可控的削切面43。

[0063] 去除掩膜层，包括：

[0064] 采用湿法清洗工艺对第一介质层20、第二介质层30和沟槽40进行清洗，以去除第二介质层30和第一介质层20，如图6所示。本发明实施例1中，先采用以磷酸为主要刻蚀剂的湿法刻蚀方法去除第二介质层30，再以氢氟酸(HF)或被氟化铵缓冲的稀氢氟酸(BOE溶液)去除第一介质层20。

[0065] 在沟槽40侧壁、削切面以及衬底10的正面依次生长栅极氧化层50和栅极60，包括：

[0066] 采用湿法清洗工艺清洗沟槽40和衬底10表面；

[0067] 采用热氧化工艺在沟槽40内壁生长牺牲氧化层，并采用湿法刻蚀工艺去除牺牲氧化层，以去除沟槽40表面的缺陷和杂质；本发明实施例1中以氢氟酸(HF)或被氟化铵缓冲的稀氢氟酸(BOE溶液)去除牺牲氧化层；

[0068] 采用热氧化工艺在沟槽40侧壁、削切面以及衬底10的正面生长栅极氧化层50，如图7所示；

[0069] 采用化学气相淀积工艺在栅极氧化层50表面形成栅极60，如图8所示，本发明实施例1中，栅极60采用多晶硅；

[0070] 采用干法刻蚀工艺刻蚀栅极60，如图9所示，形成包括栅极氧化层50和栅极60的沟槽栅。

[0071] 其中，第一介质层20的刻蚀速率为第二介质层30的刻蚀速率的1.5倍及以上，且第一介质层20的厚度为第二介质层30的10％～50％。

[0072] 第一介质层20的凹槽从沟槽图形开口向内到第二介质层30端点大于或等于0.1um，无须光刻刻蚀等复杂流程而仅采用增加一步湿法刻蚀方法，利用第一介质层20与第二介质层30的刻蚀速率差异形成该凹槽。

[0073] 第一介质层20的横向刻蚀宽度大于第二介质层30的刻蚀宽度。其中，牺牲氧化层和栅极氧化层60的生长温度均为750℃-1300℃，两者的厚度均为500埃-3000埃。

[0074] 采用热氧化工艺生长第一介质层20；第一介质层20采用二氧化硅，其生长温度为750-1300℃，其厚度为500埃-3000埃；

[0075] 采用低压化学气象沉积工艺或增强等离子体化学气象沉积工艺生长第二介质层30，第二介质层30采用氮化硅，其厚度为1000埃-5000埃。

[0076] 本发明实施例1提供的沟槽型器件沟槽栅制备方法能够制备IGBT、VDMOS、超结等功率器件。

[0077] 实施例2

[0078] 本发明实施例2提供一种沟槽型器件沟槽栅制备方法制备得到的沟槽栅，如图9所示，包括栅极氧化层50和栅极60，栅极60位于栅极氧化层50正面；

[0079] 栅极氧化层50和栅极60在沟槽40侧壁、削切面以及衬底10的正面依次生长，沟槽40和沟槽40顶部的削切面通过采用湿法刻蚀工艺刻蚀开口41处的掩膜层并刻蚀衬底10形成；开口41通过在衬底10上生长掩膜层并刻蚀掩膜层形成。

[0080] 为了描述的方便，以上所述装置的各部分以功能分为各种模块或单元分别描述。当然，在实施本申请时可以把各模块或单元的功能在同一个或多个软件或硬件中实现。

[0081] 本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

[0082] 本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

[0083] 这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

[0084] 这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

[0085] 最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制，所属领域的普通技术人员参照上述实施例依然可以对本发明的具体实施方式进行修改或者等同替换，这些未脱离本发明精神和范围的任何修改或者等同替换，均在申请待批的本发明的保护范围之内。